## PATENT ABSTRACTS OF JAPAN

(11) Publication number:

05-145859

(43) Date of publication of application: 11.06.1993

(51)Int.Cl.

H04N 5/335

(21) Application number: 03-308723

(71) Applicant: HITACHI LTD

(22) Date of filing:

25.11.1991

(72) Inventor: KIMURA KATSUTAKA

**HATAE HIROSHI** ANDO HARUHISA

## (54) SOLID-STATE IMAGE PICKUP DEVICE AND CONTROL METHOD THEREOF

## (57)Abstract:

PURPOSE: To control the performance of the solid-state image pickup elements to provide the high resolution under the relatively high intensity of illumination and to provide the positive S/N under the low intensity of illumination. CONSTITUTION: A mode circuit 6 decides the optimum operation of a solid-state image pickup element 1 receiving the output picture information of the solid- state image pickup device, the result of decision is informed to a timing signal generation circuit 3 and a timing signal to be sent from the timing signal generation circuit 3 to the solid-state image pickup element 1 is changed. By changing the timing signal, the operation mode adding and reading a plurality of picture element signals is selected under the low intensity of illumination, and the operation mode reading signals from each picture element at the normal operation is selected under the high intensity of illumination.

### **LEGAL STATUS**

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

#### **CLAIMS**

## [Claim(s)]

[Claim 1] In the solid state camera equipped with the solid state image sensor which has two or more pixels which consist of a photo-electric-conversion means and a means which reads the signal of this photo-electric-conversion means, and the control means which controls actuation of this solid state image sensor The mode judging circuit which judges the optimal actuation of this solid state image sensor in response to the image print-out read from this solid state image sensor, The solid state camera characterized by providing the control means which chooses one of two or more modes, and controls this solid state image sensor by this mode in response to the judgment result of this mode judging circuit.

[Claim 2] It is the solid state camera characterized by having the mode of operation which consists of two or more pixels, and which adds and reads the signal of a pixel for every block, and the normal operation mode which reads the signal of

each pixel independently as the above-mentioned two or more modes in a solid state camera according to claim 1. [Claim 3] It is the solid state camera characterized for the number and configuration of a pixel to add by two or more kinds of things which it has as it combined as the above-mentioned two or more modes in a solid state camera according to claim 1 or 2.

[Claim 4] It is the solid state camera characterized by having the mode to which the same actuation is carried out on the whole 1 screen as the above-mentioned two or more modes, and the mode to which one screen is divided into some fields and optimal actuation is carried out in each field in a solid state camera according to claim 1 or 2.

[Claim 5] a CCD train with the as horizontal means which reads the signal of the above-mentioned photo-electric-conversion means in a solid state camera according to claim 1 as a vertical CCD train -- this -- it constitutes from a signal detector established in the terminal of a horizontal CCD train -- having -- the signal of the pixel of the above-mentioned perpendicular direction -- this -- it adds in a horizontal CCD train -- having -- this -- the solid state camera characterized by adding the signal of a horizontal pixel in this signal detector.

[Claim 6] In the control approach of the solid state camera which changes into an electrical signal the optical information by which incidence was carried out to the solid state image sensor with this solid state image sensor, and outputs the changed signal as image information through amplifier A mode judging circuit judges the magnitude of the signal of reception and this image information, and when the magnitude of this signal is smaller than the level defined beforehand, the output of the above-mentioned image information The control approach of the solid state camera characterized by dropping resolution, and operating so that a signal becomes more than this level and this solid state image sensor may be controlled.
[Claim 7] It is the control approach of the solid state camera characterized by choosing the mode of operation which the above-mentioned mode judging circuit adds the signal of this pixel in the control approach of a solid state camera according to claim 6 for every block which consists of two or more pixels arranged in the shape of two-dimensional, and reads.
[Claim 8] When the above-mentioned mode judging circuit observes the spatial-frequency spectrum of the output of a solid state camera in the control approach of a solid state camera according to claim 6, it is the control approach of the solid state camera characterized by choosing the control approach of a solid state image sensor.

[Claim 9] It is the control approach of the solid state camera characterized by the above-mentioned mode judging circuit choosing the control approach of a solid state image sensor in the control approach of a solid state camera according to claim 6 with the magnitude of the average of the amount of output signals of a solid state camera thru/or maximum. [Claim 10] It is the control approach of the solid state camera characterized by choosing the number of pixels from which the above-mentioned mode judging circuit constitutes a block in the control approach of a solid state camera according to claim 6 or 7 with the magnitude of the average value of the amount of output signals of a solid state camera thru/or maximum. [Claim 11] It is the control approach of the solid state camera characterized by the above-mentioned mode judging circuit choosing the perpendicular direction and the horizontal configuration of a block by the spatial-frequency spectrum of the output of a solid state camera in the control approach of a solid state camera according to claim 6 or 7.

#### DETAILED DESCRIPTION

[Detailed Description of the Invention]

[0001]

[Industrial Application] This invention relates to the solid state camera which can control actuation according to the image information, and its control approach in the solid state camera which obtains image information by the optoelectric transducer.

[0002]

[Description of the Prior Art] Conventionally, the solid state image sensor is used for the television camera or the camcorder/movie. This solid state image sensor is explained by "IEEE transactions-on electron device" VOL.38.NO.5.May 1991pp.969 - 975'Low-Noise Line-Amplified MOS Imaging Devices' in full detail, for example. Drawing 2 is the block diagram showing an example of conventional image pick-up equipment. A solid state image sensor arranges a pixel including a photo-electric-conversion means in the shape of two-dimensional, changes the lightwave signal from the candidate for an image pick-up into an electrical signal, and obtains image information. In drawing 2, 11 is an MOS mold solid state image sensor, and the pixel P1 is arranged in the shape of two-dimensional. One pixel consists of MOS transistors for reading alternatively the electrical signal (the amount of charges) changed by the photodiode as a photo-electric-conversion means, and this photodiode. The perpendicular selection line XS is connected to the gate of this MOS transistor, and the electrical signal in a photodiode is read to the perpendicular signal line SL by impressing high potential to

the perpendicular selection line XS. The signal read to the perpendicular signal line SL is alternatively read to the level signal line OL by the level selecting switch YSW controlled by the selection signal further impressed to the level selection line YS. This signal is outputted as an output signal VO, after being inputted into amplifier 21 through an output terminal OUT and amplifying a signal here. In <u>drawing 2</u>, 41 and 51 are a perpendicular selection circuitry and a level selection circuitry, respectively, and are a circuit for scanning and reading the information on the pixel arranged by two-dimensional by impressing a selection signal to the perpendicular selection line XS or the level selection line YS one by one. These selection circuitries 41 and 51 are controlled by the timing signal from the timing generating circuit 30.

[Problem(s) to be Solved by the Invention] By the way, since it is influenced with the number of pixels in a solid state image sensor, when high resolution-ization of image information is desired, in order to obtain a minute image, the resolution of the image information obtained from a solid state camera increases the number of pixels, and is attaining densification of a pixel. For example, with VTR for conventional NTSC, densification is carried out to 330,000-380,000 pixels from 250,000-280,000 pixels, and in HDTV under development (High Definition Television), in order to attain high resolution-ization further, the 1,300,000-2 million-pixel solid state image sensor is developed. However, the densification of a pixel leads to contraction of the pixel area per piece, inevitably, under the same illuminance, causes the fall of the quantity of light by which incidence is carried out to each pixel, and leads to the fall of the amount of electrical signals obtained by each pixel as the result. Therefore, the sensibility (signal-to-noise ratio) which is a property important as an image sensor will fall. That is, although it is possible to obtain high resolution image information by carrying out densification of the pixel under the conditions that an illuminance is comparatively high, under the conditions that an illuminance is low, only image information very hard to see is conversely obtained by the noise. If it becomes the bottom of the conditions that an illuminance is still lower, the result that only meaningless image information is obtained will be brought. The purpose of this invention is to offer the solid state camera which can secure the sensibility under a low illuminance (signal-to-noise ratio), when such a conventional technical problem is solved and pixel area is reduced for high-resolution-izing. Moreover, it is in offering the control approach of a solid state camera that the optimal image information is obtained according to image pick-up conditions or the candidate for an image pick-up.

[0004]

[Means for Solving the Problem] In order to attain the above-mentioned purpose, the solid state camera of this invention In the solid state camera equipped with the solid state image sensor which has two or more pixels which consist of a (b) photoelectric-conversion means and a means which reads the signal of this photo-electric-conversion means, and the control means which controls actuation of a solid state image sensor In response to the image print-out read from the solid state image sensor, one of two or more modes is chosen in response to the judgment result of the mode judging circuit which judges the optimal actuation of a solid state image sensor, and a mode judging circuit, and the description is to provide the control means which controls a solid state image sensor by the mode. Moreover, the description is to have the mode of operation which consists of two or more pixels and which adds and reads the signal of a pixel for every block, and the normal operation mode which reads the signal of each pixel independently as (b) two or more modes. Moreover, as two or more (Ha) modes, about the number and configuration of a pixel to add, there is the description also in two or more kinds of things which it has as it combined. Moreover, there is the description also in having the mode to which the same actuation is carried out on the whole 1 screen as (d) two or more modes, and the mode to which one screen is divided into some fields and optimal actuation is carried out in each field. Moreover, there is the description also in the means which reads the signal of a (e) photo-electric-conversion means consisting of signal detectors established in the terminal of a vertical CCD train, a horizontal CCD train, and a horizontal CCD train, the signal of a vertical pixel being added in a horizontal CCD train, and the signal of a horizontal pixel being added in a signal detector. Moreover, the control approach of the solid state camera by this invention In the control approach of the solid state camera which changes into an electrical signal the optical information by which incidence was carried out to the (\*\*) solid state image sensor with this solid state image sensor, and outputs the changed signal as image information through amplifier A mode judging circuit has the description in dropping resolution, and operating so that a signal becomes more than level and a solid state image sensor may be controlled, when smaller than the level as which the magnitude of the signal of reception and image information was judged to be, and the magnitude of a signal was beforehand determined in the output of image information. Moreover, a (g) mode judging circuit has the description also in choosing the mode of operation which consists of two or more pixels arranged in the shape of twodimensional and which adds and reads the signal of a pixel for every block. Moreover, a (h) mode judging circuit has the description also in choosing the control approach of a solid state image sensor by observing the spatial-frequency spectrum of the output of a solid state camera. Moreover, a mode (Li) judging circuit has the description also in choosing the control approach of a solid state image sensor with the magnitude of the average of the amount of output signals of a solid state camera thru/or maximum. Furthermore, a (j) mode judging circuit has the description also in choosing the number of pixels which constitutes a block with the magnitude of the average value of the amount of output signals of a solid state camera

thru/or maximum. Furthermore, a (\*\*) mode judging circuit has the description also in choosing the perpendicular direction and the horizontal configuration of a block by the spatial-frequency spectrum of the output of a solid state camera. [0005]

[Function] In this invention, actuation of a solid state image sensor is controlled so that the optimal image information is obtained as a control signal according to image pick-up conditions or the candidate for an image pick-up, respectively in the image information output from a solid state camera, or the signal inputted from the outside. For example, since still more sufficient amount of signals is obtained even if it reduces pixel area, actuation of a solid state image sensor is controlled by the bottom of the conditions that an illuminance is comparatively high so that high resolution is obtained. On the other hand, by giving priority to sensibility over resolution, if pixel area is reduced, since the amount of signals obtained by each pixel will become small, actuation of a solid state image sensor is controlled by the bottom of the conditions of a low illuminance so that sufficient signal-to-noise ratio is obtained. Thus, the always optimal image information is obtained by controlling actuation of a solid state image sensor according to image pick-up conditions or the candidate for an image pick-up.

[Example] Hereafter, a drawing explains the example of this invention to a detail. Drawing 1 is the block diagram of the image pick-up equipment in which one example of this invention is shown. In drawing 1, the amplifier for 1 amplifying a solid state image sensor, and 2 amplifying the output of a solid state image sensor 1, and acquiring an output signal VO, the control means by which 3 controls actuation of a solid state image sensor 1, and 6 are the mode judging circuits newly prepared by this invention. That is, the mode judging circuit 6 judges how actuation of a solid state image sensor 1 should be controlled in response to an output signal VO, and determines in which mode it controls among the modes set up partly. If a control means 3 undergoes the output of the mode judging circuit 6, the optimal image information will be obtained from a solid state image sensor 1 by controlling in the mode in which it was opted for actuation of the timing generating circuit of the various pulse signals inputted into a solid state image sensor 1, a driver circuit, etc. That is, in drawing 1, the optical information by which incidence was carried out to the solid state image sensor 1 is outputted as image information through amplifier 2, after being changed into an electrical signal by the solid state image sensor 1. The mode judging circuit 6 undergoes this image information output, judges the control mode of a solid state image sensor 1, and outputs a judgment result to a control means 3. A control means 3 will control a solid state image sensor 1 according to it, if this judgment result is received. For example, by using the circuit which judges the magnitude of the signal of image information as a mode judging circuit 6, when the signal of the obtained image information is large, a solid state image sensor 1 is controlled to make resolution as high as possible. That is, since sufficient signal-to-noise ratio can be obtained even if it reduces pixel area when the signal of an image information output is large, the number of pixels is increased and resolution is raised. On the other hand, since sufficient signal-to-noise ratio will not be obtained if pixel area is reduced when the signal of an image information output is small, resolution is dropped without reducing pixel area, and sensibility is raised so that a signal may become more than constant value. Thus, by controlling, under high illuminance conditions, high resolution is obtained and, on the other hand, a fixed signal-to-noise ratio can be secured under low illuminance conditions. That is, the optimal image information can be obtained according to image pick-up conditions or the candidate for an image pick-up. [0007] As an application of the solid state camera shown in drawing 1, there is the approach of controlling a control means 3 by the control signal inputted from the exterior of a solid state camera, without forming the mode judging circuit 6. In this case, the image information obtained from a solid state camera is displayed on a display unit, a control signal is inputted so that the image pick-up person itself may get the optimal image information, and a control means 3 is controlled. Drawing 3 is drawing showing the concrete configuration of drawing 1, and shows the case of an MOS type pickup device. A solid state camera consists of MOS type pickup device 11, amplifier 21, a mode judging circuit 6, and a control means 31. A different point from the conventional equipment of drawing 2 is having formed the mode judging circuit 6 which controls the timing generating circuit 31 in response to the output signal VO of a solid state camera. By this mode judging circuit 6, various pulse signals sent out to a solid state image sensor 11 from the timing generating circuit 31 are changed. By changing a pulse signal, it chooses whether the signal accumulated in 1 pixel is read independently, or the signal accumulated in two or more pixels is added and read. If the signal of each pixel is read independently, since it will be divided and resolved by length or the longitudinal direction, resolution becomes high. On the contrary, although resolution will worsen since it is not divided into length or a longitudinal direction if a two or more pixels signal is added and read, a signal is added, and becomes large and sensibility becomes high. Hereafter, actuation of this example is explained in full detail by drawing 4 and the timing chart of drawing 5 of operation.

[0008] <u>Drawing 4</u> is the timing chart of the MOS type pickup device shown in <u>drawing 3</u> of operation, and shows actuation in the mode which reads a pixel independently, respectively. That is, the electrical signal accumulated in the pixel P1 of <u>drawing 3</u> is read independently, respectively. This mode is the mode in which the resolution which the solid state image sensor 11 has can fully be used, and when the comparatively large amount of signals is obtained, it is used. For example, in an image pick-up on the conditions that an illuminance is comparatively high, it corresponds. First, one of n perpendicular

selection lines XS is chosen as Period TA by the perpendicular selection circuitry 41, and a signal is read from m pixels P1 connected to this perpendicular selection line XS to the perpendicular signal line SL corresponding to each. Next, sequential selection of the level selection line YS is made by the level selection circuitry 51 at Period TB, and the signal read to two or more perpendicular signal lines SL is read to the level signal line OL one by one. This signal is amplified by being inputted into amplifier 21, and is outputted as image information for pixel 1 train. The image information for one sheet is obtained by making sequential selection of the perpendicular selection line XS, and performing this actuation repeatedly. [0009] Drawing 5 is the timing chart of the MOS type pickup device shown in drawing 3 of operation, and shows actuation in the mode which adds two or more pixels and reads them. Here, the big amount of signals has been obtained by not reading independently the signal accumulated in the pixel P1 like drawing 4, but adding a 4-pixel adjoining signal (for example, pixel P1 (2 (1 (2 (1 1) 1) 2) 2)). Therefore, in this mode, although resolution falls, it can acquire a big signal by adding the signal of two or more pixels. Therefore, this mode is used for an image pick-up on the conditions that an illuminance is comparatively low when amount of signals sufficient by just one pixel is not obtained. In the mode shown in drawing 5, first, the perpendicular selection line XS (for example, (4) etc. should combine with XS (1), 2 [ (2) ], or XS (3)) of two \*\*\*\*\*\* is chosen as period TA' by the perpendicular selection circuitry 41, and a signal is read from two or more pixels P1 connected at these to the perpendicular signal line SL corresponding to each. Since two perpendicular selection lines XS are chosen at this time, the signal of two pixels is added and read to one perpendicular signal line SL. Then, the level selection line YS of two \*\*\*\*\* is chosen by period TB', the signal read to two perpendicular signal lines SL is added, and it reads to the level signal line QL. Next, the level selection line YS of two another \*\*\*\*\*\* is chosen, the signal similarly read to two perpendicular signal lines SL is added, and it reads to the level signal line OL.

[0010] The image information for one sheet is obtained by carrying out by repeating such actuation and making sequential selection of the perpendicular selection line XS. In addition, although the case where 4 pixels of 2x2 were added and read here was explained, it is possible to determine the number of the pixels added or a configuration as arbitration by changing the number of the perpendicular selection line XS chosen as coincidence, or the level selection lines YS by the perpendicular selection circuitry 41 or the level selection circuitry 51. The change in the two modes described so far, and the number of the pixels added or the change of a configuration can be performed by changing the pulse signal sent out to a solid state image sensor 11 from the timing generating circuit 31. Next, an approach to change this mode is explained in full detail. Here, the case where it changes to the mode which adds and reads the signal of a pixel from the mode which reads the signal of each pixel independently is described. First, a signal is read independently of each pixel by the timing of operation shown in drawing 4, and image information is outputted. By inputting this image information into the mode judging circuit 6, it judges whether the mode judging circuit 6 adds a pixel based on this image information. When judged with it being necessary to add a pixel, in response, the timing generating circuit 31 changes the pulse signal sent out to a solid state image sensor 11 by sending out a control signal to the timing generating circuit 31 from the mode judging circuit 6. As a result, for example, timing of operation as shown in drawing 5, it becomes. That is, a solid state image sensor 11 operates in the mode which adds and reads four pixels, and outputs image information. Since this image information is again inputted into the mode judging circuit 6, it will be judged whether the mode judging circuit 6 adds a pixel again. Furthermore, when judged with it being necessary to add a pixel, the timing generating circuit 31 changes further the pulse signal sent out to a solid state image sensor 11 in response by sending out a control signal to the timing generating circuit 31 from the mode judging circuit 6. As a result, for example, the mode which adds and reads 9 pixels of 3x3, a solid state image sensor 11 can be operated, and image information can be made to output. The judgment of the number of whether a pixel is added and or not the pixels to add can be performed by observing the magnitude of the signal of image information. In being smaller than a fixed threshold with the magnitude of a signal, it is made to add a pixel. As a signal to observe, one sheet thru/or the average of the signal of the image information for two or more sheets, or maximum can be used. Moreover, it is also possible to use as a signal which observes the specific average or the maximum of a signal only of a field with a screen.

[0011] <u>Drawing 6</u> and <u>drawing 7</u> are drawings on the front face of a pixel showing the combination of an addition pixel, respectively. The criterion made into the configuration of the pixel to add, 2x2 [ i.e., ], 2x3, 3x3, 3x2, and 4x2 grade can be performed by observing the spatial-frequency spectrum of image information. For example, even when adding the eight same pixels P, the perpendicular direction differs from horizontal resolution by <u>drawing 6</u> and <u>drawing 7</u>. Although the horizontal number of partitions and the vertical number of partitions are 2:1 in <u>drawing 6</u> and horizontal resolution is high, since it is 1:2, in <u>drawing 7</u>, the vertical resolution is higher. Therefore, by comparing the magnitude of the perpendicular direction of image information, and the high-frequency component of horizontal spatial-frequency spectrum, which configuration is the more nearly optimal and it is possible to judge \*\*\*\*\*. There is an approach using a high pass filter (high-pass filter) as simplest approach among the approaches of observing the spatial-frequency spectrum of image information. That is, it divides into a perpendicular direction and a horizontal direction, and if the high pass filter which makes a certain frequency cut-off frequency is made to pass an image print-out, it can judge that it is [ resolution ] higher for there to be a

passage signal. Moreover, the signal-processing approach using a fast Fourier transform can also be used. Thus, in this example, by observing image information in the mode judging circuit 6, the perpendicular of a solid state image sensor and the number of selections of a level selection line are changed with the output of the judgment result, and it becomes possible to make the optimal image information output in sensibility and resolution by that cause.

[0012] Drawing 8 and drawing 9 are the block diagram of a selection circuitry showing one example of this invention, and the timing chart of a selection circuitry of operation. Drawing 8 shows the example of a configuration of the perpendicular selection circuitry 41 in the solid state image sensor 11 shown in drawing 3, or the level selection circuitry 51, and, generally is used as a decoder circuit of semiconductor memory. The perpendicular selection circuitry 41 and the level selection circuitry 51 need to enable it to change the number of selections of the perpendicular selection line XS and the level selection line YS into arbitration in this example, as actuation of drawing 3 described. In the circuit of drawing 8, the number of selections of perpendicular selection line XS(1) -XS(4) can be changed with the combination of signal A-D. Signal A-D namely, by being inputted into an AND circuit (AND1) By the gate's opening and obtaining an output, only when it inputs with the signal which can take AND, and inputting the signal FX used as the reference signal of the output and output of a selection circuitry into an AND circuit (AND2) Only when FX is 1, the gate opens, an output is obtained, and the output becomes perpendicular selection line XS (1) - (4). The condition of this actuation becomes clear by drawing 9. That is, for example, when Signals A and C are made into high potential, the perpendicular selection line XS (1) is chosen, when Signal A, and C and D are made into high potential, the perpendicular selection line XS (1) and 2 of (2) are chosen, and when Signal B, and C and D are made into high potential, the perpendicular selection line XS (3) and 2 of (4) are chosen. Thus, only the number of arbitration can choose the perpendicular selection line of arbitration by changing the combination of signal A-D. In addition, although the selection circuitry of four perpendicular selection lines was shown for simplification of a drawing, the circuit of arbitration can consist of <u>drawing 9</u> by constituting the selection circuitry equipped with the perpendicular selection line of the number of arbitration.

[0013] <u>Drawing 10</u> is the block diagram of an MOS type pickup device showing the 2nd example of this invention. The point that the configuration of <u>drawing 10</u> differs from the configuration of <u>drawing 3</u> is a point of having formed Amplifier LA between the perpendicular signal lines SL of the MOS mold solid state image sensor 11 and the level selecting switches YSW1 which were shown in <u>drawing 3</u>. Thus, a noise can be decreased by forming Amplifier LA for every perpendicular signal line. By forming amplifier, it is IEEE transaction-on electron device (IEEE, Transactions on Electron Devices) Vol.38.No.5 about aiming at noise reduction, for example. pp.969-975, May It is indicated by 1991. In addition, in the example shown in <u>drawing 10</u>, the 2nd level selecting switch YSW2 controlled by the level selection line Y is formed between the perpendicular signal line SL and Amplifier LA, and the case where one amplifier is shared with two perpendicular signal lines is shown. If it does in this way, since the layout pitch of amplifier will be eased to the amplifier which generally serves as a complicated circuit compared with the case where this is prepared for every one perpendicular signal line, the layout of amplifier becomes easy.

[0014] Actuation of the equipment of <u>drawing 10</u> is fundamentally the same as the equipment of <u>drawing 3</u>. However, only the point including actuation of the 2nd level selecting switch YSW2 differs from actuation of <u>drawing 3</u>. That is, in reading each horizontal pixel P1 independently, either of two MOS transistors Q1 and Q2 which constitute the 2nd level selecting switch YSW2 is made into an ON state, and the signal for one pixel is made to input into Amplifier LA, and it reads it independently, respectively. On the other hand, when [ both ] adding and reading the signal of two pixels, by making two MOS transistors Q1 and Q2 into an ON state, the signal for two pixels will be inputted into Amplifier LA, and addition of a signal will be performed there. Furthermore, when adding and reading the signal of four horizontal pixels, as <u>drawing 3</u> described, reading is possible by choosing two switches in the level selecting switch YSW1 as coincidence. Thus, in this example, addition of the horizontal signal of a pixel is performed by controlling each selection actuation of the level selecting switch YSW1 and the 2nd level selecting switch YSW2, and those control is determined by the decision result of the mode judging circuit 6.

[0015] Drawing 11 is the block diagram of the CCD mold image pick-up equipment in which the 3rd example of this invention is shown. Although the charge changed with the photodiode P1 was outputted through the perpendicular signal line and the level signal line in the MOS type pickup device, as shown in drawing 11, it outputs through perpendicular CCD and level CCD with CCD mold image pick-up equipment instead of a perpendicular signal line. That is, it consists of signal detectors AMP which detect the signal charge transmitted through the pixel P2 which consists of a photodiode and the readout gate, the CCD train VCD for a perpendicular transfer, the level CCD train HCD which stores the signal charge transmitted through each perpendicular CCD, and is changed into a horizontal time series signal, and the level CCD train HCD. Here, the perpendicular CCD train VCD is driven with the driving signals V1-V4 of four phases, and, similarly is driving the level CCD train HCD with the driving signals H1-H4 of four phases. Moreover, the mode is determined in response to the amplifier 22 for amplifying the output of a solid state image sensor 12, and acquiring an output signal VO also in this case, and the output signal VO of a solid state camera, and the mode judging circuit 6 which controls the timing generating

circuit 32 by that cause is formed. by this mode judging circuit 6, various driving signals sent out to a solid state image sensor 12 can be boiled, and can be changed from the timing generating circuit 32.

[0016] Next, the addition approach of the signal of the pixel of the perpendicular direction in drawing 11 is described. Drawing 12 is a timing chart of operation in the case of adding the signal for 2 pixel of vertical \*\*\*\*\*\*, and drawing 13 is drawing showing the transfer situation of the signal charge in each time of day shown in drawing 12. In this case, the driving signals V1, V2, V3, and V4 of the potentials VH, VM, and VL which show three values are impressed to the perpendicular CCD train VCD. As shown in drawing 12, first, driving signals V1 and V3 are made into the high-level potential VH, and a signal charge is read from each pixel P2 to the perpendicular CCD train VCD (time-of-day t (0)). Next, the signal charge read from each pixel as it was shown in drawing 13 by the drive approach of usual CCD, when V1-V4 were driven due to drawing 12 is transmitted toward the level CCD train HCD. drawing 12 -- t (2), (3), and (4) -- V1 -- VL --VL to V2 by t (4), (5), and (6) t (6), (7), and (8) V3 by impressing [ VL ] VM to V4 for VL by t (8), (9), and (10) except it Like drawing 13, the read charge moves the location of high potential. That is, the part applied deeply is a \*\*\*\*\*\* signal charge, and the condition that the sequential transfer of this is carried out is shown. Similarly, the white part and the white part of a slash which are other signal charges are also transmitted as a \*\*\*\*\*\* signal charge, respectively. In the transfer process, the signal charge of the \*\*\*\*\*\* pixel P2 (1 1), for example, a pixel, and a pixel P2 (1 2) is mixed. As the result, the signal charge for 2 pixels will be added and transmitted at time-of-day t (10) to the bottom of the electrode of the perpendicular CCD train VCD to the level CCD train HCD. In this condition, the level CCD train HCD is driven with driving signals H1-H4. [0017] Next, the case where the vertical signal charge for 4 pixels is added and read is described. Drawing 14 is the timing chart of perpendicular CCD of operation, and drawing 15 is the explanatory view showing the transfer situation of the signal charge of each time of day in drawing 14. Drawing 14 is the same actuation as drawing 12 fundamentally. Namely, add the signal charge which impressed driving signals V1-V4 by t (0) - t (10) at drawing 12, and was read from each pixel P2 every 2 pixels, and it receives transmitting the perpendicular CCD train VCD. As driving signals V1-V4 are impressed by t (0) - t (18) and it is shown in drawing 15 by drawing 14 Actuation is continued until it adds the signal charge read from each pixel P2 every 2 pixels, it transmits the perpendicular CCD train VCD and the signal charge for 4 pixels is added and transmitted to the bottom of the electrode of the level CCD train HCD. Then, the level CCD train HCD is driven with driving signals H1-H4, and the signal charge for added 4 pixels is transmitted to the signal detector. It is the description to transmit this approach of operation, without [ without it changes with the conventional transfer approach which showed the transfer approach within the perpendicular CCD train VCD by drawing 12, and ] also changing the number of driving signals, and to add the signal of a pixel under the electrode of the level CCD train HCD so that clearly also from drawing 14 and drawing 15. Therefore, although drawing 14 showed the example adding 4 pixels of a perpendicular direction, it is possible similarly to add the signal charge of the number of pixels of the arbitration beyond it under the electrode of the level CCD train HCD. However, in the transfer process in the perpendicular CCD train VCD, since the signal charge of 2 pixel of \*\*\*\*\*\* is added, the signal of an even times as many pixel as this can be added.

[0018] <u>Drawing 16</u> is level CCD in this invention, and cross-section structural drawing of the signal detector AMP. By <u>drawing 16</u>, the addition approach of the signal of a horizontal pixel is explained in full detail. In <u>drawing 16</u>, the gate electrode of level CCD with which, as for p mold impurity layer for 100 to form n mold substrate and for 101,102 form an embedding mold charge transfer channel and n mold impurity layer, and 104, n mold impurity layer is impressed, and, as for 105-108, driving signals H1-H4 are impressed, the gate electrode for the read-out gates in 109, and 110,103 are the gate electrodes and drain electrodes which constitute the reset gate for resetting a suspension diffusion layer. The gate electrode 109 is controlled by read-out gate signal OG, and reads the signal charge to which the inside of level CCD has been transmitted to the suspension diffusion layer (the Flo-TINGU diffusion) which consists of n mold impurity layers 104. If a signal charge is read to the suspension diffusion layer 104, the potential of Terminal FD will change according to the amount of signal charges, and will be amplified by the source follower circuit SF connected to Terminal FD, and a signal will be read to an output terminal OUT. The gate electrode 110 is controlled by the reset gate signal RG, and resets the suspension diffusion layer 104 to the reset potential RD.

[0019] <u>Drawing 17</u> and <u>drawing 18</u> are the timing chart of operation and its explanatory view of operation of level CCD in the usually used actuation, and a signal detector. That is, in case the signal charge transmitted to level CCD from perpendicular CCD is transmitted to a signal detector by level CCD and a signal charge is detected, as shown in <u>drawing 17</u>, the electrical potential difference of t (1) - t (6) is impressed to each electrodes H1-H4, and OG and RG. t (0) of <u>drawing 18</u> - t (6) come to show the potential under each electrode at that time. That is, in reading without adding the signal charge transmitted by level CCD in the actuation usually used, the charge is moved in the condition of t (0) - t (6) of <u>drawing 18</u>, and it transfers the charge which suited under the electrode of H1 to the bottom of RD electrode. First, the suspension diffusion layer is beforehand reset to the reset potential RD with the reset gate signal RG (time-of-day t (0)), and the 1st signal charge is read and it transmits to the bottom of the gate electrode in front of the gate (gate electrode with which a driving signal H3 is impressed) (time-of-day t (2)). Then, it reads by read-out gate signal OG, and the gate is made to turn on and a signal

charge is read to the suspension diffusion layer 104 (time-of-day t (4)). Thereby, the potential of Terminal FD changes according to the amount of signal charges, and a signal is read through the source follower circuit SF shown in drawing 16. Next, a reset gate is made to turn on with the reset gate signal RG, the suspension diffusion layer 104 is again reset to the reset potential RD, and the preparations which read the following signal charge are made (time-of-day t (6)). By repeating such actuation, it is possible to achieve sequential independence and to read the signal charge transmitted by level CCD. [0020] Drawing 19 and drawing 20 are the timing chart of operation and its explanatory view of operation of level CCD in the case of adding and reading the signal charge transmitted by level CCD every two pieces, and a signal detector. In drawing 19 and drawing 20 </A>, it is the same as drawing 17 till the place which reads the 1st signal charge to the suspension diffusion layer 104 (time-of-day t (4)). However, the 2nd signal charge is also read to the suspension diffusion layer 104, without resetting the suspension diffusion layer 104 by the reset gate after this (time-of-day t (7)). Therefore, it is in the condition that two added signal charges were accumulated and read to the suspension diffusion layer 104 in this case. This added signal charge is read as an added signal through the source follower circuit SF. Then, a reset gate is made to turn on with the reset gate signal RG, the suspension diffusion layer 104 is reset to the reset potential RD, and the preparations which read the following signal charge are made (time-of-day t (9)). By repeating such actuation, the signal charge transmitted by level CCD can be added and read every two pieces. Like the conventional approach that the transfer approach within the level CCD train HCD is shown in drawing 17, the description of this approach of operation is only the existence of RG of a reset gate signal, and is adding the signal of a pixel in the suspension diffusion layer 104. In addition, although drawing 19 and drawing 20 show the example adding horizontal 2 pixels, it is possible to add the signal charge of the desired number of pixels by the suspension diffusion layer 104, without being limited to 2 pixels. [0021] Thus, in this example, addition of a vertical pixel can be carried out under the electrode of level CCD by changing the

[0021] Thus, in this example, addition of a vertical pixel can be carried out under the electrode of level CCD by changing the count of a drive of the driving signals V1-V4 in a perpendicular CCD transfer period. Moreover, addition of a horizontal pixel can be carried out in the suspension diffusion layer section by whether the suspension diffusion layer in a signal detector is reset. And since a perpendicular direction and the horizontal number of pixels to add are changeable independently, finally the number of arbitration and the pixel of the configuration of arbitration can be added. What is necessary is to add 4 pixels of a perpendicular direction under the electrode of level CCD first by the approach explained by drawing 14, and then just to add the signal charge within the level CCD train HCD every two pieces in the signal detector AMP, in adding with the configuration of 2x4 now, as shown in drawing 6. Thereby, at the time of the first addition, it will be in the condition that the signal charge for 4 pixels of the perpendicular direction corresponding to each perpendicular CCD train VCD was transmitted, and the signal charge of eight pixels of the configuration of 2x4 will be added and outputted to the level CCD train HCD at the last.

[0022] It is realizable by changing the pulse signals (that is, the driving signals V1-V4 of perpendicular CCD, the driving signals H1-H4 of level CCD, the reset gate signal RG, read-out gate signal OG, etc.) sent out to a solid state image sensor 12 from the timing generating circuit 32 as the number of the pixels added, or an approach changing a configuration. Moreover, the opportunity of a change of this pulse signal is notified to the timing generating circuit 32, when the mode judging circuit 6 judges based on image information. That is, although the output of a solid state image sensor 12 is outputted as image information through amplifier 22, this image information is inputted into the mode judging circuit 6, and it is judged whether a pixel is added by the mode judging circuit 6 and how it adds. A solid state image sensor 12 operates in the condition that the optimal image information is obtained by this.

[0023] <u>Drawing 21</u> is the block diagram of the solid state camera in which the 4th example of this invention is shown, and shows the case where the CCD mold image sensor 12 is used as a solid state image sensor. A different point from the CCD mold image sensor shown in <u>drawing 11</u> is a point which the perpendicular CCD train VCD1 equips each pixel with three electrodes, and is driven with the driving signals V1-V3 of a three phase circuit. Thus, by constituting, it becomes possible to read a signal charge from each vertical pixel P2 independently. That is, although the signal charge read from each pixel to perpendicular CCD was added every 2 pixels in the process in which the inside of perpendicular CCD is transmitted, by <u>drawing 11</u>, it is possible in this example to transmit independently the signal charge read from each pixel to perpendicular CCD. Consequently, vertical resolution can be raised compared with the example of <u>drawing 11</u>. In addition, since it is the same as the example of <u>drawing 11</u> about actuation of the level CCD train HCD and the signal detector AMP among actuation of this example, explanation of level CCD and a signal detector of operation is omitted, and describes only a transfer and the addition approach of a vertical signal here.

[0024] <u>Drawing 22</u> is a timing chart of operation in the case of reading independently the signal of the pixel of the perpendicular direction of the solid state image sensor of <u>drawing 21</u>, and <u>drawing 23</u> is drawing showing the transfer condition of the signal charge in each time of day of <u>drawing 22</u>. The driving signals V1-V3 which have the potentials VH, VM, and VL of three values are impressed to the perpendicular CCD train VCD1. First, a driving signal V1 is made into potential VH, and a signal charge is read from each pixel P2 to the perpendicular CCD train VCD1 (time-of-day t (0)). Next, the signal charge read from each pixel is transmitted toward the level CCD train HCD like <u>drawing 23</u> by driving by relation

as shows driving signals V1-V3 to <u>drawing 22</u>. The signal charge of a pixel is transmitted in this process, without being mixed. Consequently, the signal charge for 1 pixel is transmitted to the bottom of H1 electrode of the level CCD train HCD at time-of-day t (6). In this condition, the level CCD train HCD is driven with driving signals H1-H4. Moreover, other signal charges are in the condition that the inside of the perpendicular CCD train VCD1 was transmitted by 1 pixel, and can transmit the signal charge read to the perpendicular CCD train VCD1 to the level CCD train HCD one by one by repeating actuation of time-of-day t (0) to t (6).

[0026] Drawing 26 is the block diagram of the magnification mold image pick-up equipment in which the 5th example of this invention is shown. In each example of drawing 3 explained until now, drawing 10, drawing 11, and drawing 21, if a signal is read from each pixel, since the photodiode in a pixel will be reset, the information accumulated there is destroyed. On the other hand, in the example shown in drawing 26, even if it reads a signal from each pixel P3, it is the pixel of the type with which the photodiode in a pixel is not reset, and the pixel in which the so-called destructive read is possible is used. By drawing 26, one pixel shows the photodiode and the type with which it consists of three MOS transistors. In addition, in drawing 26, XS is a perpendicular selection line, and if high potential is impressed to this line, the signal of the pixel connected to this will be read to the perpendicular signal line SL. That is, the potential of a photodiode changes according to the amount of charges accumulated in the photodiode in a pixel. Therefore, if a certain perpendicular selection line XS (1) is chosen, a current will flow to the perpendicular signal line SL (1) - SL (m) through the MOS transistor by which the perpendicular selection line XS (1) was connected to the gate, and the MOS transistor by which the photodiode was connected to the gate from the reset electrical-potential-difference line VR (1) by which fixed potential was impressed. [0027] Since the amount of currents which flows at this time changes with the potentials of a photodiode, the potential of the perpendicular signal line SL is determined by the potential of a photodiode as a result. Therefore, the potential of the perpendicular signal line SL will change according to the amount of charges accumulated in the photodiode in a pixel. In this case, the potential of a photodiode does not change, even if a signal is read, therefore destructive read is possible for it. Moreover, RS in a solid state image sensor 13 is a reset selection line for resetting the photodiode in a pixel, and the potential of a photodiode will be reset by the fixed potential impressed to the reset electrical-potential-difference line VR if high potential is impressed to this. Since the information in a pixel is not once destroyed in read-out actuation when the pixel in which such destructive read is possible is used, it is possible to read the same pixel repeatedly. The signal of a pixel can be added and read by this, without degrading resolution.

[0028] Drawing 27 is the timing chart in the mode which reads independently the signal accumulated in the pixel of operation in drawing 26. First, in Period tA (1), one of two or more perpendicular selection line XS (1) - (n) is chosen by the perpendicular selection circuitry 43, and a signal is read from two or more pixels P3 connected to this to the perpendicular signal line SL which corresponds, respectively. Here, the perpendicular selection line XS (1) was chosen and the signal is read to perpendicular signal-line SL (1) - (m) which corresponds from two or more pixels P3 connected to this. Then, the signal read to two or more perpendicular signal-lines SL (1) - (m) is read to the level signal line OL one by one in Period tB (1) by making sequential selection of the level selection line YS by the level selection circuitry 53. This signal is outputted as image information for pixel 1 train, after being inputted into amplifier 23. Next, in Period tA (2), the perpendicular selection line XS (2) is chosen and a signal is read from two or more pixels P3 connected to this to perpendicular signal-line SL (1) - (m) corresponding to each. Moreover, the reset selection line RS (1) is chosen by the perpendicular selection circuitry 43, and the potential of the photodiode in the pixel connected to the perpendicular selection line XS (1) is reset. Then, a signal is read to the level signal line OL one by one by making sequential selection of the level selection line YS at Period tB (2). Such actuation can be repeated and the image information for one sheet can be obtained by making sequential selection of

the perpendicular selection line XS and the reset selection line RS.

[0029] Drawing 28 is a timing diagram of operation corresponding to the mode which adds and reads the signal of two or more vertical pixels in the solid state image sensor of drawing 26. In drawing 28, the 2 pixels (here, it is 2 pixels of P3 (1 1) and P3 (2 1)) adjoining signal is added and read. First, the perpendicular selection line XS (here, they are XS (1) and XS (2)) of two \*\*\*\*\*\* is chosen as period tA' (1) by the perpendicular selection line 43, and a signal is read to the perpendicular signal line SL corresponding to each from two or more pixels P3 connected to these. Since two perpendicular selection lines XS are chosen at this time, the signal of two pixels is added and read to one perpendicular signal line SL. Then, by period tB' (1), the level selection line YS is chosen by the level selection circuitry 53, and the signal read to the perpendicular signal line SL is read to the level signal line OL. Next, by period tA' (2), the perpendicular selection line XS of two \*\*\*\*\*\*\* (2) and XS (3) of another combination are chosen, and a signal is added and read from two or more pixels P3 connected to these to the perpendicular signal line SL corresponding to each. Moreover, the reset selection line RS (1) is chosen by the perpendicular selection circuitry 43, and the potential of the photodiode in the pixel connected to the perpendicular selection line XS (1) is reset. Then, a signal is read to the level signal line OL one by one by making seguential selection of the level selection line YS by period tB' (2). The image information for one sheet can be obtained by making sequential selection of the perpendicular selection line XS and the reset selection line RS, and performing this actuation repeatedly. Thus, without degrading vertical resolution by shifting every one pixel added and read, the signal of a pixel can be added and the big amount of signals can be obtained. Although the example which adds and reads 2 pixels was shown here, it is possible to set the number of the pixels made to add as arbitration by changing the number of the perpendicular selection lines XS chosen as coincidence by the perpendicular selection circuitry 43. Moreover, since addition of the horizontal signal of a pixel is the same as the example shown in drawing 3, it omits explanation.

[0030] Drawing 29 is the block diagram of the solid state camera in which the 6th example of this invention is shown, and shows the case where the magnification mold image sensor 13 is used as a solid state image sensor. With the configuration of drawing 26, it explained that it could add, without sacrificing resolution of the signal of a vertical pixel. However, if it is going to add the signal of a horizontal pixel, resolution will fall like the example of drawing 3. On the other hand, in the example of drawing 29, the fall of resolution can be prevented by improving the level selecting switch YSA. That is, as shown in drawing 29, the level selecting switch YSA consists of two MOS transistors to one perpendicular signal line SL. Among these, MOS transistor Q3 chooses the perpendicular signal line SL to read, and ON and off control are performed by the level selection line YS. Moreover, MOS transistor Q4 is for reading the signal read to the perpendicular signal line SL to the level signal line OL, and the gate is connected to the perpendicular signal line SL. When a current flows through MOS transistors Q3 and Q4 as actuation according to the potential of the perpendicular signal line SL from the fixed potential VDD, it is read as a signal. Therefore, even if it chooses the perpendicular signal line SL once, the signal read to the perpendicular signal line can be repeatedly chosen as well as a pixel, without being destroyed. In addition, RSW arranged above the solid state image sensor 13 in drawing 29 is a reset circuit for resetting the perpendicular signal line SL, and the perpendicular signal line SL is reset by the reset potential VRS by setting a reset signal RSL as high potential. [0031] Drawing 30 is the timing chart of the magnification mold image sensor in drawing 29 of operation. In drawing 29, in reading independently the signal accumulated in the pixel P3, like the case of drawing 26, first, one of two or more perpendicular selection lines XS is chosen by the perpendicular selection circuitry 43 (here XS (1)), and it reads a signal to the perpendicular signal line SL corresponding to each from two or more pixels P3 connected to this in Period tA (1). Then, the signal read to two or more perpendicular signal lines SL is read to the level signal line OL one by one in Period tB (1) by making sequential selection of the level selection line YS by the level selection circuitry 53. The read signal is outputted as image information for pixel 1 train, after being inputted into amplifier 23. Then, the perpendicular signal line SL is reset to the reset potential VRS by making reset \*\* RSL into high potential. Next, in Period tA (2), the perpendicular selection line XS (2) is chosen and a signal is read to the perpendicular signal line SL corresponding to each from two or more pixels P3 connected to this. Moreover, the reset selection line RS (1) is chosen by the perpendicular selection circuitry 43, and the potential of the photodiode in the pixel connected to the perpendicular selection line XS (1) is reset. In Period tB (2), a signal is read to the level signal line OL by making sequential selection of the level selection line YS by the level selection circuitry 53. This actuation can be repeated and the image information for one sheet can be obtained by making sequential selection of the perpendicular selection line XS and the reset selection line RS.

[0032] <u>Drawing 31</u> is a timing chart of operation in the case of adding and reading the 4-pixel signal of 2x2 configurations in drawing 29. Addition of the signal of a vertical pixel is the same as the case of <A

HREF="/Tokujitu/tjitemdrw.ipdl?N0000=237&N0500=1E\_N/;?:>;:7:6///&N0001=805&N0552=9&N0553=000028" TARGET="tjitemdrw"> drawing 26. That is, first, by period tA' (1), the perpendicular selection line XS of two \*\*\*\*\*\*\* (1) and (2) are chosen by the perpendicular selection circuitry 43, and a signal is read from two or more pixels P3 connected to these to the perpendicular signal line SL corresponding to each. Then, by period tB' (1), the level selection line YS of two \*\*\*\*\*\*\* (1) and (2) are chosen by the level selection circuitry 53, the signal read to two perpendicular signal lines SL (1) and (2) is

added, and it reads to the level signal line OL. Next, the level selection line YS of two \*\*\*\*\*\*\* of another combination (2) and (3) are chosen, the signal similarly read to two perpendicular signal lines SL (2) and (3) is added, and it reads to the level signal line OL. Such actuation is repeated and is performed. Then, the perpendicular signal line SL is reset to the reset potential VRS by making a reset signal RSL into high potential. Next, by period tA' (2), the perpendicular selection line XS of two \*\*\*\*\*\*\* of another combination (2) and (3) are chosen, and a signal is added and read to the perpendicular signal line SL corresponding to each from two or more pixels P3 connected to these. Moreover, the reset selection line RS (1) is chosen by the perpendicular selection circuitry 43, and the potential of the photodiode in the pixel connected to the perpendicular selection line XS (1) is reset. Next, a signal is read to the level signal line OL by choosing the level selection line YS by period tB' (2). The image information for one sheet can be obtained by repeating such actuation. Thus, while being able to add the signal of a pixel, without degrading a perpendicular direction and horizontal resolution by shifting at a time the pixel added and read to a perpendicular direction and one horizontal direction, it becomes possible to obtain the big amount of signals. Although this example described the case where 4 pixels of 2 (perpendicular)x(level) 2 were added and read, the configuration of the number of pixels and perpendicular number x level number to add can be set as arbitration by changing the number of the perpendicular selection line XS chosen as coincidence by the perpendicular selection circuitry 43 and the level selection circuitry 53, and the level selection lines YS.

[0033] Drawing 32 is drawing of the combination of the addition pixel of the solid state camera in which the 7th example of this invention is shown. The 1st - the 6th example have explained the case where the 3 plate type which is a monochrome solid state camera or separates red, blue, and green by prism thru/or a 2 plate type color solid state camera are taken into consideration. On the other hand, by the veneer method, as shown in drawing 32, on the solid state image sensor of one sheet, it is White, Green, SHIAN, and the method that arranges each yellow color filter in the shape of a matrix, respectively, and arrangement of a pixel differs from the above-mentioned all directions type. The case where this invention is hereafter applied to the color solid state image sensor of the veneer method which uses one solid state image sensor is explained in full detail. In the solid state image sensor of a veneer method, as mentioned above, a color filter is formed on a component and each pixel accumulates the signal of the color corresponding to a color filter, respectively. For example, the color filter of four colors of W (all color transparency), G (Green), Cy (SHIAN), and Y (yellow) is arranged in the shape of a mosaic on the component like drawing 32. Then, in the solid state image sensor of this veneer method, when the signal of each pixel is read independently, it is possible to make it operate like a monochrome solid state image sensor, and the signal of the color corresponding to each color filter can be read from each pixel. Therefore, it is possible to obtain the resolution which a solid state image sensor has. However, by the \*\*\*\*\*\* pixel, even if it is going to add and read the signal of a pixel in the image pick-up with a low illuminance, since the colors to treat differ, it is necessary to add and read the signal of the pixels handling the signal of the same color in the distant location. For example, what is necessary is to add the 4-pixel signal of Pixels P (i, j+1), P (i+2, j+1), P (i, j+3), and P (i+2, j+3) with which the color filter of the same W is formed, and just to read in drawing 32, when adding and reading 4 pixels of the configuration of 2x2.

[0034] Hereafter, it outlines about other examples of this invention. As stated until now, in this invention, the description is by changing the approach of a solid state image sensor of operation according to image information to obtain the optimal image information. Therefore, it is the range which does not transcend this meaning and the following extended examples are also possible.

- (b) Although the old example explained the image sensor of a non-interlaced method to the example, it is possible to apply this invention also to the solid state image sensor of the interlace which makes the scanning line scan every every other 2.
- (b) Moreover, it is possible as a candidate for an image pick-up not only an animation but to treat a still picture. What is necessary is making it operate so that the resolution which a solid state image sensor has can be pulled out, when treating a still picture, and making it just give priority to sensibility (signal-to-noise ratio), in treating an animation, since the direction of a still picture generally needs high resolution.
- (c) Although controlled by the old example to carry out the same actuation on the whole 1 screen, it is possible to divide one screen into some fields and to also make the optimal actuation perform in each field. For example, in a certain field, the signal of each pixel can be read independently, and the signal of two or more pixels can also be added and read in another field. Image information clear as a whole is obtained by adding and reading the signal of two or more pixels in the field treating the information on a dark part, and reading the signal of each pixel independently in the field treating the information on a bright part as an application of such actuation, in picturizing a very dark part and a bright part on one screen in the camera for a monitor.

[0035]

[Effect of the Invention] Since the signal of the whole screen thru/or some pixels can be added and read according to this invention as explained above, the optimal image information can be obtained according to image pick-up conditions or the candidate for an image pick-up. Consequently, it becomes possible to expand the use range of a solid state camera. [0036]

## **DESCRIPTION OF DRAWINGS**

[Brief Description of the Drawings]

[Drawing 1] It is the block block diagram of the solid state camera in which one example of this invention is shown.

[Drawing 2] It is the block diagram showing an example of the conventional solid state camera.

[Drawing 3] It is the block diagram of the MOS mold solid state camera in which the 1st example of this invention is shown.

[Drawing 4] It is the timing chart of the MOS mold solid state camera in drawing 3 of operation.

[Drawing 5] It is a timing chart of operation in the case of adding the signal of a pixel in drawing 3.

[Drawing 6] It is drawing showing the 1st example of the combination of the pixel for adding and reading in this invention.

[Drawing 7] It is drawing showing the 2nd example of the combination of the pixel for adding and reading in this invention.

[Drawing 8] It is drawing showing the example of a configuration of the selection circuitry in drawing 3.

[Drawing 9] It is the timing chart of the selection circuitry of drawing 8 of operation.

[Drawing 10] It is the block diagram of an MOS type pickup device showing the 2nd example of this invention.

[Drawing 11] It is the block diagram of the CCD mold image pick-up equipment in which the 3rd example of this invention is shown.

[Drawing 12] It is the timing chart of perpendicular CCD in drawing 11 of operation.

[Drawing 13] It is drawing explaining actuation of perpendicular CCD in drawing 11.

[Drawing 14] It is a timing chart of operation in case perpendicular CCD in drawing 11 adds.

[Drawing 15] It is drawing explaining actuation in case perpendicular CCD in drawing 11 adds.

[Drawing 16] It is cross-section structural drawing of level CCD in drawing 11, and a signal detector.

[Drawing 17] They are level CCD of drawing 16, and the timing chart of a signal detector of operation.

[Drawing 18] It is drawing explaining actuation of level CCD of drawing 16, and a signal detector.

[Drawing 19] It is a timing chart of operation in case level CCD of drawing 16 and a signal detector add.

[Drawing 20] It is drawing explaining actuation in case level CCD of drawing 16 and a signal detector add.

[Drawing 21] It is the block diagram of the CCD mold image pick-up equipment in which the 4th example of this invention is shown.

[Drawing 22] It is the timing chart of perpendicular CCD in drawing 21 of operation.

[Drawing 23] It is drawing explaining actuation of perpendicular CCD in drawing 21.

[Drawing 24] It is a timing chart of operation in case perpendicular CCD in drawing 21 adds.

[Drawing 25] It is drawing explaining actuation in case perpendicular CCD in drawing 21 adds.

[Drawing 26] It is the block diagram of the magnification mold image pick-up equipment in which the 5th example of this invention is shown.

[Drawing 27] It is the timing chart of the magnification mold image sensor in drawing 26 of operation.

[Drawing 28] It is a timing chart of operation in case the magnification mold image sensor in drawing 26 adds.

[Drawing 29] It is the block diagram of the magnification mold image pick-up equipment in which the 6th example of this invention is shown.

[Drawing 30] It is the timing chart of the magnification mold image sensor in drawing 29 of operation.

[Drawing 31] It is a timing chart of operation in case the magnification mold image sensor in drawing 29 adds.

[Drawing 32] It is drawing showing the combination of the addition pixel of the veneer method solid state camera in which the 7th example of this invention is shown.

[Description of Notations]

1 Solid State Image Sensor

2, 21, 22, 23 Amplifier

3 Control Means

6 Mode Judging Circuit

11 12 Solid state image sensor

41 43 Perpendicular selection circuitry

51 53 Level selection circuitry

30, 31, 33 Timing generating circuit

105-108 Gate electrode of level CCD

100 N Mold Substrate

101,102 p(n) mold impurity layer which forms an embedding mold charge transfer channel

109 Gate Electrode for Read-out

110,103 The gate electrode, drain electrode which constitute a reset gate

VO Output signal
SF Source follower circuit

**RD** Reset potential

RG Reset gate signal

13

## (19)日本国特許庁(JP)

# (12) 公開特許公報(A)

(11)特許出願公開番号

# 特開平5-145859

(43)公開日 平成5年(1993)6月11日

(51)Int.Cl.<sup>5</sup>

識別記号

庁内整理番号

FΙ

技術表示箇所

H 0 4 N 5/335

Z 8838-5C

審査請求 未請求 請求項の数11(全 22 頁)

(21)出願番号	特顯平3-308723	(71)出願人	000005108
			株式会社日立製作所
(22)出願日	平成3年(1991)11月25日		東京都千代田区神田駿河台四丁目 6番地
		(72)発明者	木村 勝高
			東京都国分寺市東恋ケ窪1丁目280番地
			株式会社日立製作所中央研究所内
		(72)発明者	波多江 博
			東京都国分寺市東恋ケ窪1丁目280番地
			株式会社日立製作所中央研究所内
		(72)発明者	安藤 治久
			東京都国分寺市東恋ケ窪1丁目280番地
			株式会社日立製作所中央研究所内
		(74)代理人	弁理士 磯村 雅俊


# (54)【発明の名称】 固体撮像装置およびその制御方法

### (57)【要約】

【目的】 比較的高い照度条件の下では高い解像度が得られるように、また低照度条件の下では十分な信号対雑音比が得られるように、固体撮像素子の動作を制御できるようにする。

【構成】 固体撮像装置の出力画像情報を受け、モード 判定回路が固体撮像素子の最適動作を判定することにより、タイミング信号発生回路に判定結果を通知して、タイミング信号発生回路から固体撮像素子に送出するタイミング信号を変更する。タイミング信号を変更することにより、低照度条件のときには、複数の画素の信号を加算して読み出す動作モードを選択し、高照度条件のときには、通常の動作で各画素から信号を読み出す動作モードを選択する。

## 本発明による撮像装置の構成図



#### 【特許請求の範囲】

【請求項1】 光電変換手段と該光電変換手段の信号を 読み出す手段とからなる複数個の画素を有する固体撮像 素子と、該固体撮像素子の動作を制御する制御手段とを 備えた固体撮像装置において、該固体撮像素子から読み 出された画像出力情報を受けて、該固体撮像素子の最適 動作を判定するモード判定回路と、該モード判定回路の 判定結果を受けて、複数モードのうちの1つを選択し、 該モードにより該固体撮像素子を制御する制御手段とを 具備することを特徴とする固体撮像装置。

【請求項2】 請求項1に記載の固体撮像装置において、上記複数モードとしては、複数の画素から構成されるブロック毎に画素の信号を加算して読み出す動作モードと、各画素の信号を独立に読み出す通常動作モードとを有することを特徴とする固体撮像装置。

【請求項3】 請求項1または2に記載の固体撮像装置において、上記複数モードとしては、加算する画素の数および構成を複数種類の組み合わせただけ有することを特徴とする固体撮像装置。

【請求項4】 請求項1または2に記載の固体撮像装置において、上記複数モードとしては、1画面全体で同じ動作をさせるモードと、1画面をいくつかの領域に分割し、それぞれの領域で最適な動作をさせるモードとを有することを特徴とする固体撮像装置。

【請求項5】 請求項1に記載の固体撮像装置において、上記光電変換手段の信号を読み出す手段は、垂直方向のCCD列と水平方向のCCD列と該水平方向のCCD列の端子に設けられた信号検出回路とで構成され、上記垂直方向の画素の信号は該水平方向のCCD列で加算され、該水平方向の画素の信号は該信号検出回路で加算されることを特徴とする固体撮像装置。

【請求項6】 固体撮像素子に入射された光情報を該固体撮像素子により電気信号に変換し、変換された信号を増幅器を介して画像情報として出力する固体撮像装置の制御方法において、モード判定回路は、上記画像情報の出力を受け取り、該画像情報の信号の大きさを判定して、該信号の大きさが予め定められたレベルより小さい場合には、解像度を落して、信号が該レベル以上になるように該固体撮像素子を制御するように動作することを特徴とする固体撮像装置の制御方法。

【請求項7】 請求項6に記載の固体撮像装置の制御方法において、上記モード判定回路は、2次元状に配列された複数の画素から構成されるブロック毎に、該画素の信号を加算して読み出す動作モードを選択することを特徴とする固体撮像装置の制御方法。

【請求項8】 請求項6に記載の固体撮像装置の制御方法において、上記モード判定回路は、固体撮像装置の出力の空間周波数スペクトラムを観測することにより、固体撮像素子の制御方法を選択することを特徴とする固体撮像装置の制御方法。

【請求項9】 請求項6に記載の固体撮像装置の制御方法において、上記モード判定回路は、固体撮像装置の出力信号量の平均値ないし最大値の大きさにより、固体撮像素子の制御方法を選択することを特徴とする固体撮像装置の制御方法。

【請求項10】 請求項6または7に記載の固体撮像装置の制御方法において、上記モード判定回路は、固体撮像装置の出力信号量の平均値ないし最大値の大きさにより、ブロックを構成する画素数を選択することを特徴とする固体撮像装置の制御方法。

【請求項11】 請求項6または7に記載の固体撮像装置の制御方法において、上記モード判定回路は、固体撮像装置の出力の空間周波数スペクトラムにより、ブロックの垂直方向および水平方向の構成を選択することを特徴とする固体撮像装置の制御方法。

#### 【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は、光電変換素子により画像情報を得る固体撮像装置において、その画像情報に応じて動作を制御することが可能な固体撮像装置、およびその制御方法に関する。

#### [0002]

【従来の技術】従来より、テレビジョンカメラやカメラ 一体型VTRには、固体撮像素子が用いられている。こ の固体撮像素子に関しては、例えば、『IEEEトラン ザクションズ・オン・エレクトロン・デバイス**』**VO L. 38. NO. 5. May 1991pp.969∼975 'Low-No ise Line-Amplified MOS Imaging Devices' に詳述されている。図2は、従来の撮像装置の一例を示 す構成図である。固体撮像素子は、光電変換手段を含む 画素を2次元状に配列して、撮像対象からの光信号を電 気信号に変換し、画像情報を得るものである。図2にお いて、11はMOS型固体撮像素子であって、画素P1 が2次元状に配列されている。1個の画素は、光電変換 手段としてのフォトダイオードと、このフォトダイオー ドにより変換された電気信号(電荷量)を選択的に読み 出すためのMOSトランジスタから構成される。このM OSトランジスタのゲートには、垂直選択線XSが接続 されており、垂直選択線XSに高電位を印加することに より、フォトダイオード内の電気信号が垂直信号線SL に読み出される。垂直信号線SLに読み出された信号 は、さらに水平選択線YSに印加される選択信号で制御 される水平選択スイッチYSWにより、選択的に水平信 号線OLに読み出される。この信号は、出力端子OUT を介して増幅器21に入力され、ここで信号が増幅され た後、出力信号VOとして出力される。図2において、 41および51は、それぞれ垂直選択回路と水平選択回 路であって、垂直選択線XSや水平選択線YSに順次選 択信号を印加することにより、2次元に配列された画素 の情報を走査して読み出すための回路である。これらの

選択回路41,51は、タイミング発生回路30からのタイミング信号により制御される。

#### [0003]

【発明が解決しようとする課題】ところで、固体撮像装 置から得られる画像情報の解像度は、固体撮像素子内の 画素数により影響されるため、画像情報の高解像度化が 望まれる場合、精細な画像を得るために画素数を増加し て画素の高密度化を図っている。例えば、従来のNTS C用のVTRでは25~28万画素から33~38万画 素に高密度化されており、開発中のHDTV(High Definition Television)では、さらに高解像度化を 図るために、130万~200万画素の固体撮像索子が 開発されている。しかしながら、画素の高密度化は1個 当りの画素面積の縮小につながり、必然的に同一照度下 では各画素に入射される光量の低下を招き、その結果と して、各画素で得られる電気信号量の低下につながる。 従って、撮像素子として重要な特性である感度(信号対 雑音比)が低下することになる。すなわち、比較的照度 の高い条件の下では、画素を高密度化することにより高 解像度な画像情報を得ることが可能であるが、照度の低 い条件の下では、逆に雑音により非常に見難い画像情報 しか得られない。さらに照度が低い条件の下になると、 意味のない画像情報しか得られないという結果になる。 本発明の目的は、このような従来の課題を解決し、高解 像度化のために画素面積を縮小した場合、低照度下にお ける感度(信号対雑音比)を確保することが可能な固体 撮像装置を提供することにある。また、撮像条件または 撮像対象に応じて最適な画像情報が得られるような固体 撮像装置の制御方法を提供することにある。

#### [0004]

【課題を解決するための手段】上記目的を達成するた め、本発明の固体撮像装置は、(イ)光電変換手段と該 光電変換手段の信号を読み出す手段とからなる複数個の 画素を有する固体撮像素子と、固体撮像素子の動作を制 御する制御手段とを備えた固体撮像装置において、固体 撮像索子から読み出された画像出力情報を受けて、固体 撮像素子の最適動作を判定するモード判定回路と、モー ド判定回路の判定結果を受けて、複数モードのうちの1 つを選択し、モードにより固体撮像素子を制御する制御 手段とを具備することに特徴がある。また、(ロ)複数 モードとしては、複数の画素から構成されるブロック毎 に画素の信号を加算して読み出す動作モードと、各画素 の信号を独立に読み出す通常動作モードとを有すること に特徴がある。また、(ハ)複数モードとしては、加算 する画案の数および構成を複数種類の組み合わせただけ 有することにも特徴がある。また、(二)複数モードと しては、1画面全体で同じ動作をさせるモードと、1画 面をいくつかの領域に分割し、それぞれの領域で最適な 動作をさせるモードとを有することにも特徴がある。ま た、(ホ)光電変換手段の信号を読み出す手段は、垂直

方向のCCD列と水平方向のCCD列と水平方向のCC D列の端子に設けられた信号検出回路とで構成され、垂 直方向の画素の信号は水平方向のCCD列で加算され、 水平方向の画素の信号は信号検出回路で加算されること にも特徴がある。また、本発明による固体撮像装置の制 御方法は、(へ)固体撮像素子に入射された光情報を該 固体撮像素子により電気信号に変換し、変換された信号 を増幅器を介して画像情報として出力する固体撮像装置 の制御方法において、モード判定回路は、画像情報の出 力を受け取り、画像情報の信号の大きさを判定して、信 号の大きさが予め定められたレベルより小さい場合に は、解像度を落して、信号がレベル以上になるように固 体撮像素子を制御するように動作することに特徴があ る。また、(ト)モード判定回路は、2次元状に配列さ れた複数の画素から構成されるブロック毎に、画素の信 号を加算して読み出す動作モードを選択することにも特 徴がある。また、(チ)モード判定回路は、固体撮像装 置の出力の空間周波数スペクトラムを観測することによ り、固体撮像素子の制御方法を選択することにも特徴が ある。また、(リ)モード判定回路は、固体撮像装置の 出力信号量の平均値ないし最大値の大きさにより、固体 撮像素子の制御方法を選択することにも特徴がある。さ らに、(ヌ)モード判定回路は、固体撮像装置の出力信 号量の平均値ないし最大値の大きさにより、ブロックを 構成する画素数を選択することにも特徴がある。さら に、(ル)モード判定回路は、固体撮像装置の出力の空 間周波数スペクトラムにより、ブロックの垂直方向およ び水平方向の構成を選択することにも特徴がある。

#### [0005]

【作用】本発明においては、固体撮像装置からの画像情報出力、または外部から入力される信号を、それぞれ制御信号として、撮像条件あるいは撮像対象に応じて最適な画像情報が得られるように、固体撮像素子の動作を制御する。例えば、比較的照度の高い条件の下では、画素面積を縮小してもなお十分な信号量が得られるため、高い解像度が得られるように固体撮像素子の動作を制御する。これに対して、低照度の条件下では、画素面積を縮小すると、各画素で得られる信号量が小さくなるので、解像度よりも感度を優先させることにより、十分な信号対雑音比が得られるように固体撮像素子の動作を制御する。このように、撮像条件あるいは撮像対象に応じて固体撮像素子の動作を制御することにより、常に最適な画像情報が得られるようにする。

#### [0006]

【実施例】以下、本発明の実施例を、図面により詳細に 説明する。図1は、本発明の一実施例を示す撮像装置の ブロック図である。図1において、1は固体撮像素子、 2は固体撮像素子1の出力を増幅して出力信号VOを得 るための増幅器、3は固体撮像素子1の動作を制御する 制御手段、6は本発明により新たに設けられたモード判

定回路である。すなわち、モード判定回路6は、出力信 号VOを受けて、固体撮像素子1の動作をどのように制 御すべきかを判定し、いくつか設定されたモードのう ち、どのモードで制御するかを決定する。そのモード判 定回路6の出力を制御手段3が受けると、固体撮像素子 1に入力される各種パルス信号のタイミング発生回路や ドライバ回路等の動作を決定されたモードで制御するこ とにより、固体撮像素子1から最適な画像情報を得る。 すなわち、図1において、固体撮像素子1に入射された 光情報は、固体撮像素子1により電気信号に変換された 後、増幅器2を介して画像情報として出力される。モー ド判定回路6は、この画像情報出力を受け、固体撮像素 子1の制御モードを判定し、制御手段3に判定結果を出 力する。制御手段3は、この判定結果を受けると、それ に従って固体撮像素子1を制御する。例えば、モード判 定回路6として、画像情報の信号の大きさを判定する回 路を用いることにより、得られた画像情報の信号が大き い場合には解像度をできる限り高くするように、固体撮 像素子1を制御する。つまり、画像情報出力の信号が大 きいときには、画素面積を縮小しても十分な信号対雑音 比を得ることができるので、画素数を増加して解像度を 高める。一方、画像情報出力の信号が小さいときには、 画素面積を縮小すると、十分な信号対雑音比が得られな いため、画素面積を縮小せずに解像度を落し、信号が一 定値以上になるように感度を高める。このように制御す ることにより、高照度条件下では高い解像度が得られ、 一方、低照度条件下では一定の信号対雑音比を確保する ことができる。つまり、撮像条件または撮像対象に応じ て最適の画像情報を得ることができる。

【0007】図1に示す固体撮像装置の応用例として、 モード判定回路6を設けることなく、固体撮像装置の外 部より入力される制御信号によって制御手段3を制御す る方法がある。この場合には、固体撮像装置から得られ る画像情報をディスプレイ装置に表示して、撮像者自身 が最適な画像情報を得るように制御信号を入力し、制御 手段3を制御する。図3は、図1の具体的構成を示す図 であって、MOS型撮像装置の場合を示している。固体 撮像装置は、MOS型撮像案子11と増幅器21とモー ド判定回路6と制御手段31とから構成される。図2の 従来の装置と異なる点は、固体撮像装置の出力信号VO を受けて、タイミング発生回路31を制御するモード判 定回路6を設けたことである。このモード判定回路6に より、タイミング発生回路31より固体撮像素子11に 送出されるパルス信号を種々変化させる。パルス信号を 変化させることにより、例えば1画素に蓄積されている 信号を独立に読み出すか、あるいは複数画素に蓄積され ている信号を加算して読み出すかを選択する。個々の画 素の信号を独立に読み出せば、縦または横方向に分割さ れて解像されるので、解像度は高くなる。逆に、複数画 素の信号を加算して読み出せば、縦または横方向に分割 されないので、解像度は悪くなるが、信号は加算されて 大きくなり、感度は高くなる。以下、本実施例の動作 を、図4および図5の動作タイミングチャートにより詳 述する。

【0008】図4は、図3に示すMOS型撮像素子の動 作タイミングチャートであって、画素をそれぞれ独立に 読み出すモードの動作を示している。すなわち、図3の 画素P1に蓄積された電気信号をそれぞれ独立に読み出 す。このモードは、固体撮像素子11が有している解像 度を十分に利用できるモードであり、比較的大きい信号 量が得られる場合に使用される。例えば、比較的照度の 高い条件での撮像の場合に相当する。先ず、期間TAに n本の垂直選択線XSのうちの1本を垂直選択回路41 で選択し、この垂直選択線XSに接続されたm個の画業 P1から、それぞれに対応する垂直信号線SLに信号を 読み出す。次に、期間TBには、水平選択線YSを水平 選択回路51で順次選択し、複数の垂直信号線5Lに読 み出された信号を水平信号線OLに順次読み出す。この 信号は、増幅器21に入力されることにより増幅され て、画素1列分の画像情報として出力される。この動作 を、垂直選択線XSを順次選択して、繰り返し行うこと により、1枚分の画像情報が得られる。

【0009】図5は、図3に示すMOS型撮像素子の動作タイミングチャートであって、画素を複数個加算して読み出すモードの動作を示している。ここでは、図4のように画素P1に蓄積された信号を独立に読み出さず、隣接する4画素(例えば、画素P1の(1,1)(2,1)(1,2)(2,2))の信号を加算することにより、大きな信号量を得ている。従って、このモードでは、解像度は低下するが、複数の画素の信号を加算することにより大きな信号を得ることができる。従って、このモードは、1個の画素だけでは十分な信号量が得られない場合、例えば比較的照度の低い条件での撮像に用いられる。図5に示すモードでは、先ず期間TA'に、隣合う2本の垂直選択線XS(例えば、XS(1)と

(2)、またはXS(3)と(4)等の組合せ)を垂直選択回路41で選択し、これらに接続された複数の画素P1からそれぞれに対応する垂直信号線SLに信号を読み出す。このとき、2本の垂直選択線XSが選択されるので、1本の垂直信号線SLには2つの画素の信号が加算されて読み出される。その後、期間TB'で隣合う2本の水平選択線YSを選択して、2本の垂直信号線SLに読み出された信号を加算して水平信号線OLに読み出す。次に、別の隣合う2本の水平選択線YSを選択して、同じように2本の垂直信号線SLに読み出された信号を加算し、水平信号線OLに読み出す。

【0010】このような動作を繰り返し行い、垂直選択線XSを順次選択していくことにより、1枚分の画像情報が得られる。なお、ここでは2×2の4画素を加算して読み出す場合を説明したが、垂直選択回路41または

水平選択回路51により、同時に選択する垂直選択線X Sまたは水平選択線YSの数を変化させることにより、 加算される画素の数、または構成を任意に決定すること が可能である。ここまでに述べた2つのモードの切り替 えや、加算される画素の数、または構成の切り替えは、 タイミング発生回路31から固体撮像素子11に送出さ れるパルス信号を変化させることにより行うことができ る。次に、このモードの切り替え方法について詳述す る。ここでは、各画素の信号を独立に読み出すモードか ら、画素の信号を加算して読み出すモードに切り替える 場合を述べる。先ず、図4に示す動作タイミングにより 各画素から独立に信号を読み出して、画像情報を出力す る。この画像情報をモード判定回路6に入力することに より、モード判定回路6はこの画像情報に基づいて画素 を加算するか否かを判定する。画素を加算する必要があ ると判定されたときには、モード判定回路6からタイミ ング発生回路31に制御信号を送出することにより、タ イミング発生回路31はこれを受けて、固体撮像素子1 1に送出するパルス信号を変化させる。この結果、例え ば、図5に示すような動作タイミングとなる。すなわ ち、固体撮像素子11は、4個の画素を加算して読み出 すモードで動作して、画像情報を出力する。この画像情 報は再びモード判定回路6に入力されるので、モード判 定回路6は再び画素の加算を行うか否かを判定すること になる。さらに、画素の加算を行う必要があると判定さ れた場合には、モード判定回路6からタイミング発生回 路31に制御信号が送出されることにより、タイミング 発生回路31はこれを受けて固体撮像素子11に送出す るパルス信号をさらに変化させる。この結果、例えば、 3×3の9画素を加算して読み出すモードで固体撮像素 子11を動作させて、画像情報を出力させることができ る。画素の加算を行うか否か、または加算する画素の数 の判定は、画像情報の信号の大きさを観測することによ り行うことができる。信号の大きさがある一定の閾値よ り小さい場合には、画素の加算を行うようにする。観測 する信号としては、1枚分ないし複数枚分の画像情報の 信号の平均値または最大値を用いることができる。ま た、画面のある特定の領域のみの信号の平均値または最 大値を観測する信号として用いることも可能である。

【0011】図6および図7は、それぞれ加算画素の組み合わせを示す画素表面の図である。加算する画素の構成、つまり2×2、2×3、3×3、3×2、4×2等にする判定基準は、画像情報の空間周波数スペクトラムを観測することにより行うことができる。例えば、同じ8個の画素Pを加算する場合でも、図6と図7とでは、垂直方向と水平方向の解像度は異なっている。図6では、水平方向の分割数と垂直方向の分割数が2:1であり、水平方向の解像度が高いが、図7では、1:2であるため、垂直方向の解像度の方が高い。従って、画像情報の垂直方向と水平方向の空間周波数スペクトラムの高

域成分の大きさを比較することにより、いずれの構成の方が最適であるを判定することが可能である。画像情報の空間周波数スペクトラムを観測する方法のうち、最も簡便な方法としては、高域通過フィルタ(ハイパスフィルタ)を用いる方法がある。つまり、垂直方向と水平方向に分けて、ある周波数を遮断周波数とする高域通過方が解像度が高いと判定できる。また、高速フーリスが解像度が高いと判定できる。また、高速フーリスが解像度が高いと判定できる。また、高速フーリスを開かた信号処理方法も使用することができる。のように、本実施例では、画像情報をモード判定回路のように、本実施例では、画像情報をモード判定回路ので観測することにより、その判定結果の出力で固体撮像子の垂直および水平選択線の選択数を変化させ、それにより感度および解像度において最適な画像情報を出力させることが可能となる。

【0012】図8および図9は、本発明の一実施例を示 す選択回路の構成図、および選択回路の動作タイミング チャートである。図8は、図3に示す固体撮像素子11 内の垂直選択回路41または水平選択回路51の構成例 を示すものであって、一般的には半導体メモリのデコー ダ回路として使用される。図3の動作で述べたように、 本実施例では、垂直選択回路41と水平選択回路51 は、垂直選択線XSと水平選択線YSの選択数を任意に 変更できるようにする必要がある。図8の回路では、信 号A~Dの組み合わせによって垂直選択線XS(1)~ XS(4)の選択数を変化させることができる。すなわ ち、信号A~Dは、AND回路(AND1)に入力され ることにより、ANDがとれる信号とともに入力したと きのみゲートが開いて出力が得られ、その出力と選択回 路の出力の基準信号となる信号FXがAND回路(AN D 2) に入力されることにより、F Xが1のときのみゲ ートが開いて出力が得られ、その出力が垂直選択線XS (1)~(4)となる。この動作の状態は、図9により 明らかとなる。すなわち、例えば、信号AとCを高電位 にした場合には、垂直選択線XS(1)のみが選択さ れ、信号AとCとDを高電位にした場合には、垂直選択 線XS(1)と(2)の2本が選択され、信号BとCと Dを高電位にした場合には、垂直選択線XS(3)と (4) の2本が選択される。このように、信号A~Dの 組み合わせを変化させることにより、任意の垂直選択線 を任意の数だけ選択することができる。なお、図9で は、図面の簡単化のために、4本の垂直選択線の選択回 路を示したが、任意の数の垂直選択線を備えた選択回路 を構成することにより、任意の回路を構成できる。

【0013】図10は、本発明の第2の実施例を示すMOS型撮像装置の構成図である。図10の構成が図3の構成と異なっている点は、図3に示したMOS型固体撮像素子11の垂直信号線SLと水平選択スイッチYSW1との間に増幅器LAを設けた点である。このように、各垂直信号線毎に増幅器LAを設けることにより、雑音を減少させることができる。増幅器を設けることによ

り、雑音低減を図ることについては、例えば、アイ・イー・イー・イ・トランザクション・オン・エレクトロンデバイス(IEEE、 Transactions on Electron Devices) Vol. 38. No. 5, pp. 969~975, May 1991に記載されている。なお、図10に示した実施例では、垂直信号線SLと増幅器LAとの間に、水平選択線Yにより制御される第2の水平選択スイッチYSW2を設けて、2本の垂直信号線で1個の増幅器を共用する場合を示している。このようにすれば、一般に複雑な回路となる増幅器に対して、1本の垂直信号線毎にこれを設ける場合に比べて増幅器のレイアウトピッチが緩和されるため、増幅器のレイアウトが容易になる。

【0014】図10の装置の動作は、基本的には図3の 装置と同じである。ただ、第2の水平選択スイッチYS W2の動作を含んでいる点のみが図3の動作と異なって いる。すなわち、水平方向の各画素P1を独立に読み出 す場合には、第2の水平選択スイッチYSW2を構成す る2つのMOSトランジスタQ1, Q2のいずれかをオ ン状態にし、画素1個分の信号を増幅器LAに入力さ せ、それぞれ独立に読み出す。これに対して、2個の画 素の信号を加算して読み出す場合には、2つのMOSト ランジスタQ1,Q2をともにオン状態にすることによ り、画素 2 個分の信号が増幅器 L A に入力され、そこで 信号の加算が行われることになる。さらに、水平方向の 4個の画素の信号を加算して読み出す場合には、図3で 述べたように、水平選択スイッチYSW1内の2個のス イッチを同時に選択することにより、読み出しを行うこ とが可能である。このように、本実施例では、水平方向 の画素の信号の加算を、水平選択スイッチYSW1およ び第2の水平選択スイッチYSW2の各選択動作を制御 することにより行っており、それらの制御はモード判定 回路6の判断結果により決定される。

【0015】図11は、本発明の第3の実施例を示すC CD型撮像装置の構成図である。MOS型撮像装置で は、フォトダイオードP1で変換された電荷を垂直信号 線と水平信号線を介して出力していたが、CCD型撮像 装置では、図11に示すように、垂直信号線の代りに垂 直CCDおよび水平CCDを介して出力する。すなわ ち、フォトダイオードおよび読み出しゲートから構成さ れる画素P2と、垂直転送用のCCD列VCDと、各垂 直CCDを介して転送されてきた信号電荷を格納し、水 平方向の時系列信号に変換する水平CCD列HCDと、 水平CCD列HCDを介して転送されてきた信号電荷を 検出する信号検出回路AMPとから構成されている。こ こでは、垂直CCD列VCDは4相の駆動信号V1~V 4により駆動され、水平CCD列HCDは同じく4相の 駆動信号H1~H4により駆動されている。また、この 場合にも、固体撮像素子12の出力を増幅して出力信号 VOを得るための増幅器22と、固体撮像装置の出力信 号VOを受けてモードを決定し、それによりタイミング

発生回路32を制御するモード判定回路6とが設けられる。このモード判定回路6により、タイミング発生回路32から固体撮像素子12に送出される駆動信号を種々に変化させることができる。

【0016】次に、図11における垂直方向の画案の信 号の加算方法について述べる。図12は、垂直方向の隣 合う2画素分の信号を加算する場合の動作タイミングチ ャートであり、図13は、図12に示す各時刻における 信号電荷の転送状況を示す図である。この場合には、垂 直CCD列VCDには3つの値を示す電位VH、VM、 VLの駆動信号V1, V2, V3, V4が印加される。 図12に示すように、先ず、駆動信号V1、V3をハイ レベルの電位VHとし、各画素P2から垂直CCD列V CDに信号電荷を読み出す(時刻t(0))。次に、通 常のCCDの駆動方法により、V1~V4を図12の関 係で駆動すると、図13に示すように各画素から読み出 された信号電荷は水平CCD列HCDに向って転送され ていく。図12では、 t (2)(3)(4)でV1にV **Lを、t(4)(5)(6)でV2にVLを、t(6)** (7) (8) でV3にVLを、t(8) (9) (10) で V4にVLを、それ以外はVMを、印加することによ り、図13のように、読み出された電荷が高ポテンシャ ルの場所を移動していく。つまり、濃く塗られた部分が 隣合う信号電荷であり、これが順次転送されていく状態 が示されている。同じようにして、他の信号電荷である 白い部分と斜線の部分も、それぞれ隣合う信号電荷とし て、転送される。その転送過程において、隣合う画素、 例えば画素 P 2 (1, 1) と画素 P 2 (1, 2) の信号 電荷は混じり合う。その結果として、時刻 t (10)に は、垂直CCD列VCDから水平CCD列HCDの電極 下に、2画素分の信号電荷が加算されて転送されること になる。この状態で、水平CCD列HCDを駆動信号H 1~H4により駆動する。

【0017】次に、垂直方向の4画素分の信号電荷を加 算して読み出す場合について述べる。図14は、垂直C CDの動作タイミングチャートであり、図15は、図1 4における各時刻の信号電荷の転送状況を示す説明図で ある。図14は、基本的には図12と同じ動作である。 すなわち、図12ではt(0)~t(10)で駆動信号 V1~V4を印加して各画素P2から読み出された信号 電荷を2画素毎に加算し、垂直CCD列VCDを転送す るのに対して、図14では、t(0)~t(18)で駆 動信号V1~V4を印加して、図15に示すように、各 画素P2から読み出された信号電荷を2画素毎に加算 し、垂直CCD列VCDを転送して、水平CCD列HC Dの電極下に4画素分の信号電荷が加算され転送される まで動作を続行する。その後、水平CCD列HCDを駆 動信号H1~H4により駆動し、加算された4画素分の 信号電荷を信号検出回路に転送していく。図14,図1 5からも明らかなように、この動作方法は、垂直 C C D

列VCD内の転送方法を図12で示した従来の転送方法と変えることなく、また駆動信号の数も変えることなく転送し、水平CCD列HCDの電極下で画案の信号を加算することが特徴である。従って、図14では垂直方向の4画素を加算する例を示したが、同じようにして、それ以上の任意の画素数の信号電荷を水平CCD列HCDの電極下で加算することが可能である。ただし、垂直CCD列VCDでの転送過程においては、隣合う2画素の信号電荷が加算されるので、偶数倍の画素の信号を加算することができる。

【0018】図16は、本発明における水平CCDおよ び信号検出回路AMPの断面構造図である。図16によ り、水平方向の画素の信号の加算方法について詳述す る。図16において、100はn型基板、101, 10 2は埋め込み型電荷転送チャネルを形成するための p 型 不純物層およびn型不純物層、104はn型不純物層、 105~108は駆動信号H1~H4が印加される水平 CCDのゲート電極、109は読み出しゲート用のゲー ト電極、110、103は浮遊拡散層をリセットするた めのリセットゲートを構成するゲート電極およびドレイ ン電極である。ゲート電極109は、読み出しゲート信 号〇Gにより制御され、水平CCD内を転送されてきた 信号電荷をn型不純物層104で構成される浮遊拡散層 (フローティングディフュージョン) に読み出すもので ある。浮遊拡散層104に信号電荷が読み出されると、 端子FDの電位は信号電荷量に応じて変化し、端子FD に接続されたソースフォロワ回路SFにより増幅され、 出力端子OUTに信号が読み出される。ゲート電極11 Oは、リセットゲート信号RGにより制御され、浮遊拡 散層104をリセット電位RDにリセットする。

【0019】図17および図18は、通常用いる動作の 場合の水平CCDおよび信号検出回路の動作タイミング チャートとその動作説明図である。すなわち、垂直CC Dから水平CCDに転送された信号電荷を水平CCDに より信号検出回路に転送し、信号電荷を検出する際に は、図17に示すように、 t (1)~ t (6)の電圧が 各電極H1~H4、OG、RGに印加される。その時の 各電極下の電位は、図18のt(0)~t(6)で示す ようになる。すなわち、通常用いられる動作で、水平C CDで転送される信号電荷を加算せずに読み出す場合に は、図18のt(0)~t(6)の状態で電荷が移動さ れていき、H1の電極下にあった電荷がRD電極下まで 移転される。先ず、リセットゲート信号RGにより浮遊 拡散層を予めリセット電位RDにリセットしておき(時 刻 t (0))、1番目の信号電荷を読み出しゲート前の ゲート電極下(駆動信号H3が印加されるゲート電極) に転送する(時刻 t (2))。その後、読み出しゲート 信号OGにより読み出しゲートをオンさせて、信号電荷 を浮遊拡散層104に読み出す(時刻 t (4))。これ により、端子FDの電位が信号電荷量に応じて変化し、

図16に示すソースフォロワ回路SFを介して信号が読み出される。次に、リセットゲート信号RGによりリセットゲートをオンさせて、浮遊拡散層104を再びリセット電位RDにリセットし、次の信号電荷を読み出す準備をする(時刻t(6))。このような動作を繰り返すことにより、水平CCDで転送される信号電荷を、順次独立して読み出すことが可能である。

【0020】図19および図20は、水平CCDで転送 される信号電荷を2個毎に加算して読み出す場合の水平 CCDおよび信号検出回路の動作タイミングチャートと その動作説明図である。図19、図20では、1番目の 信号電荷を浮遊拡散層104に読み出すところまでは図 17と同じである(時刻 t (4))。しかし、この後、 リセットゲートにより浮遊拡散層104をリセットせず に、2番目の信号電荷も浮遊拡散層104に読み出す (時刻 t (7))。従って、この場合の浮遊拡散層 10 4には、2つの加算された信号電荷が蓄積され、読み出 された状態である。この加算された信号電荷は、ソース フォロワ回路SFを介して、加算された信号として読み 出される。その後、リセットゲート信号RGによりリセ ットゲートをオンさせ、浮遊拡散層104をリセット電 位RDにリセットし、次の信号電荷を読み出す準備をす る(時刻 t (9))。このような動作を繰り返すことに より、水平CCDで転送される信号電荷を2個毎に加算 して読み出すことができる。この動作方法の特徴は、水 平CCD列HCD内の転送方法を、図17に示すような 従来の方法と同じようにして、リセットゲート信号のR Gの有無だけで、浮遊拡散層104において画素の信号 を加算することである。なお、図19、図20では、水 平方向の2画素を加算する例を示しているが、2画素に 限定されることなく、所望の画素数の信号電荷を浮遊拡 散層104で加算することが可能である。

【0021】このように、本実施例においては、垂直方 向の画素の加算は、垂直CCD転送期間での駆動信号V 1~V4の駆動回数を変化させることにより、水平CC Dの電極下で行うことが可能である。また、水平方向の 画素の加算は、信号検出回路内の浮遊拡散層をリセット するか否かにより、浮遊拡散層部で行うことが可能であ る。そして、垂直方向と水平方向の加算する画案数は、 独立して変えることができるので、最終的には任意の数 および任意の構成の画案を加算することができることに なる。いま、図6に示すように、2×4の構成で加算す る場合には、先ず垂直方向の4画素を図14で説明した 方法により水平CCDの電極下で加算し、次に水平CC D列HCD内の信号電荷を2個毎に信号検出回路AMP で加算すればよい。これにより、最初の加算時には、水 平CCD列HCDには、各垂直CCD列VCDに対応し た垂直方向の4画素分の信号電荷が転送された状態とな り、最後に、2×4の構成の8個の画素の信号電荷が加 算されて出力される。

【0022】加算される画素の数、または構成の切り替え方法としては、タイミング発生回路32より固体撮像素子12に送出されるパルス信号(つまり、垂直CCDの駆動信号V1~V4、水平CCDの駆動信号H1~H4、リセットゲート信号RG、読み出しゲート信号OG等)を変えることにより実現できる。また、このパルス信号の切り替えの契機は、モード判定回路6が画像情報に基づいて判定することにより、タイミング発生回路32に通知される。すなわち、固体撮像素子12の出力は、増幅器22を介して画像情報として出力されるが、この画像情報はモード判定回路6に入力され、モード判定回路6により画素を加算するか否か、またはどのように加算するかが判定される。これにより、最適な画像情報が得られる状態で、固体撮像素子12が動作される。

【0023】図21は、本発明の第4の実施例を示す固 体撮像装置の構成図であって、固体撮像素子としてCC D型撮像案子12を用いた場合を示す。図11に示すC CD型撮像素子と異なる点は、垂直CCD列VCD1が 各画素に3電極を備え、3相の駆動信号V1~V3で駆 動される点である。このように構成することにより、垂 直方向の各画素P2から信号電荷を独立に読み出すこと が可能になる。すなわち、図11では、各画素から垂直 CCDに読み出された信号電荷は、垂直CCD内を転送 される過程で2画素毎に加算されたが、本実施例では、 各画素から垂直CCDに読み出された信号電荷を独立に 転送することが可能である。その結果、図11の実施例 に比べて、垂直方向の解像度を高めることができる。な お、本実施例の動作のうち、水平CCD列HCDおよび 信号検出回路AMPの動作については、図11の実施例 と同じであるため、ここでは水平CCDおよび信号検出 回路の動作説明は省略して、垂直方向の信号の転送と加 算方法のみについて述べる。

【0024】図22は、図21の固体撮像素子の垂直方 向の画素の信号を独立に読み出す場合の動作タイミング チャートであり、図23は、図22の各時刻における信 号電荷の転送状態を示す図である。垂直CCD列VCD 1には、3値の電位VH、VM、VLを有する駆動信号 V 1 ∼ V 3 が印加される。先ず、駆動信号 V 1 を電位 V Hにして、各画索P2から垂直CCD列VCD1に信号 電荷を読み出す(時刻t(0))。次に、駆動信号V1 ~V3を図22に示すような関係で駆動することによ り、図23のように、各画素から読み出された信号電荷 が水平CCD列HCDに向って転送される。この過程に おいては、画素の信号電荷は混じり合わずに転送されて いく。その結果、時刻t(6)には、水平CCD列HC DのH1電極下に、1画案分の信号電荷が転送される。 この状態で、水平CCD列HCDを駆動信号H1〜H4 により駆動する。また、他の信号電荷は、垂直CCD列 VCD1内を1画素分転送された状態であり、時刻t

(O)からt(6)の動作を繰り返すことにより、垂直

CCD列VCD1に読み出された信号電荷を順次、水平 CCD列HCDに転送することが可能である。

【0025】図24は、図21の固体撮像素子におい て、垂直方向の2画素分の信号電荷を加算して読み出す 場合の動作タイミングチャートであり、図25は、図2 4の各時刻における信号電荷の転送状況を示す図であ る。基本的には、図22に示した動作と同じであって、 各画素P2から読み出された信号電荷は独立に垂直CC D列VCD1を転送していく。ただ、図24の動作で は、水平CCD列HCDの電極下に2画素分の信号電荷 が加算されて転送されるまで、動作を続行する(時刻 t (12))。その後、水平CCD列HCDを駆動信号H 1~H4により駆動して、加算された2画素分の信号電 荷を信号検出回路に転送していく。この動作は、図14 に示した動作方法と基本的には同じであって、水平CC D列HCDの電極下において画素の信号を加算する。図 24では、垂直方向の2画素を加算する場合を示した が、2画素だけに限定されず、所望の画素数の信号電荷 を水平CCD列HCDの電極下で加算することができ る。また、垂直CCD列VCD1における転送過程で は、隣合う2画案の信号電荷が混じり合うことはないた め、最低1画素分の信号を独立して読み出すことができ る。その結果、本実施例においては、図11の場合と同 じように、垂直および水平方向の画案の加算を任意の数 だけ行うことが可能である。また、この制御を画像出力 情報から判定することにより、常に最適な画像情報を得 ることができ、かつ垂直方向の可能な解像度を図11の 実施例に比べて2倍に高めることができる。

【0026】図26は、本発明の第5の実施例を示す増 幅型撮像装置の構成図である。これまで説明した図 3 、 図10、図11、および図21の各実施例では、各画素 から信号を読み出すと、画案内のフォトダイオードがリ セットされるため、そこに蓄積されていた情報は破壊さ れる。これに対して、図26に示す実施例では、各画素 P3から信号を読み出しても、画素内のフォトダイオー ドがリセットされないタイプの画案であり、いわゆる非 破壊読み出しが可能な画案を用いている。図26では、 1 つの画素がフォトダイオードと3 つのMOSトランジ スタから構成されるタイプを示している。なお、図26 において、XSは垂直選択線であり、この線に高電位を 印加すると、これに接続された画案の信号が垂直信号線 SLに読み出される。つまり、画案内のフォトダイオー ドに蓄積された電荷量に応じて、フォトダイオードの電 位が変化する。従って、ある垂直選択線XS(1)が選 択されると、その垂直選択線XS(1)がゲートに接続 されたMOSトランジスタと、フォトダイオードがゲー トに接続されたMOSトランジスタとを介して、固定電 位が印加されたリセット電圧線VR (1)から垂直信号 線SL(1)~SL(m)に電流が流れる。

【0027】このときに流れる電流量は、フォトダイオ

【0028】図27は、図26において、画素に蓄積さ れた信号を独立に読み出すモードの動作タイミングチャ -トである。先ず、期間 t A (1)で、複数の垂直選択 線 X S (1)~(n)のうちの1つを垂直選択回路43 により選択し、これに接続された複数の画案P3からそ れぞれ対応する垂直信号線SLに信号を読み出す。ここ では、垂直選択線XS(1)を選択して、これに接続さ れた複数の画素P3から対応する垂直信号線SL(1) ~(m)に信号を読み出している。その後、期間 t B (1) で、水平選択線YSを水平選択回路53により順 次選択することにより、複数の垂直信号線SL(1)~ (m) に読み出された信号を、水平信号線OLに順次読 み出す。この信号は増幅器23に入力された後、画素1 列分の画像情報として出力される。次に、期間 t A (2)で、垂直選択線XS(2)を選択し、これに接続 された複数の画案P3からそれぞれに対応する垂直信号 線SL(1)~(m)に信号を読み出す。また、リセッ ト選択線RS(1)を垂直選択回路43により選択し、 垂直選択線XS(1)に接続された画素内のフォトダイ オードの電位をリセットする。その後、期間tB(2) に、水平選択線YSを順次選択することにより、信号を 水平信号線OLに順次読み出す。このような動作を繰り 返して、垂直選択線XSおよびリセット選択線RSを順

【0029】図28は、図26の固体撮像素子において、垂直方向の複数の画素の信号を加算して読み出すモードに対応する動作タイムチャートである。図28では、隣接する2画素(ここでは、P3(1,1)とP3(2,1)の2画素)の信号を加算して読み出している。先ず、期間 t A'(1)に隣合う2本の垂直選択線XS(ここでは、XS(1)とXS(2))を垂直選択線線43により選択し、これらに接続された複数の画素P3よりそれぞれに対応する垂直信号線5Lに信号を読み出す。このとき、2本の垂直選択線XSが選択されるの

次選択することにより、1枚分の画像情報を得ることが

できる。

で、1本の垂直信号線5Lには2つの画素の信号が加算 されて読み出される。その後、期間 t B′(1)で、水 平選択線YSを水平選択回路53により選択し、垂直信 号線SLに読み出された信号を水平信号線OLに読み出 す。次に、期間 t A′(2)で、別の組み合わせの隣合 う2本の垂直選択線XS(2)とXS(3)を選択し、 これらに接続された複数の画素P3からそれぞれに対応 する垂直信号線SLに信号を加算して読み出す。また、 リセット選択線RS(1)を垂直選択回路43により選 択し、垂直選択線XS(1)に接続された画素内のフォ トダイオードの電位をリセットする。その後、期間 t B′(2)で、水平選択線YSを順次選択することによ り、信号を水平信号線OLに順次読み出す。この動作を 垂直選択線XSおよびリセット選択線RSを順次選択し て繰り返し行うことにより、1枚分の画像情報を得るこ とができる。このように、加算して読み出す画素を1つ ずつずらすことにより、垂直方向の解像度を劣化させる ことなく、画素の信号の加算を行うことができ、大きな 信号量を得ることができる。ここでは、2画素を加算し て読み出す例を示したが、垂直選択回路43により同時 に選択する垂直選択線XSの数を変化させることによ り、加算させる画素の数を任意に設定することが可能で ある。また、水平方向の画素の信号の加算は、図3に示 す実施例と同じであるので、説明を省略する。

【0030】図29は、本発明の第6の実施例を示す固 体撮像装置の構成図であって、固体撮像素子として増幅 型撮像素子13を用いた場合を示している。図26の構 成では、垂直方向の画案の信号の解像度を犠牲にするこ となく、加算できることを説明した。しかし、水平方向 の画素の信号を加算しようとすると、図3の実施例と同 じように、解像度は低下する。これに対して、図29の 実施例では、水平選択スイッチYSAを改良することに より、解像度の低下を防止することができる。すなわ ち、図29に示すように、水平選択スイッチYSAを1 本の垂直信号線SLに対して2つのMOSトランジスタ で構成する。これらのうち、MOSトランジスタQ3は 読み出す垂直信号線SLを選択するものであり、水平選 択線YSによりオン、オフの制御が行われる。また、M OSトランジスタQ4は、垂直信号線SLに読み出され た信号を水平信号線OLに読み出すためのもので、垂直 信号線SLにゲートが接続される。動作としては、垂直 信号線SLの電位に応じて固定電位VDDからMOSト ランジスタQ3, Q4を介して電流が流れることによ り、それを信号として読み出す。従って、垂直信号線S **しを1回選択しても垂直信号線に読み出された信号は破** 壊されることなく、画素と同じく何回も選択することが 可能である。なお、図29における固体撮像素子13の 上方に配置されているRSWは、垂直信号線SLをリセ ットするためのリセット回路であって、リセット信号R SLを高電位に設定することにより、垂直信号線SLが

リセット電位VRSにリセットされる。

報を得ることができる。

【0031】図30は、図29における増幅型撮像素子 の動作タイミングチャートである。図29において、画 素P3に蓄積された信号を独立して読み出す場合には、 図26の場合と同じように、先ず期間 t A (1) で、複 数の垂直選択線XSの1本を垂直選択回路43により選 択し(ここでは、XS(1))、これに接続された複数 の画素P3よりそれぞれに対応する垂直信号線SLに信 号を読み出す。その後、期間 t B (1) で、水平選択線 YSを水平選択回路53により順次選択することによ り、複数の垂直信号線SLに読み出された信号を水平信 号線OLに順次読み出す。読み出された信号は、増幅器 23に入力された後、画素1列分の画像情報として出力 される。その後、リセット信RSLを高電位にすること により、垂直信号線SLをリセット電位VRSにリセッ トする。次に、期間 t A (2) で、垂直選択線XS (2) を選択し、これに接続された複数の画素 P 3 より それぞれに対応する垂直信号線SLに信号を読み出す。 また、リセット選択線RS(1)を垂直選択回路43に より選択し、垂直選択線XS(1)に接続された画素内 のフォトダイオードの電位をリセットする。期間 t B (2) で、水平選択線YSを水平選択回路53により順 次選択することにより、信号を水平信号線OLに読み出 す。この動作を繰り返して、垂直選択線XSとリセット 選択線RSを順次選択することにより、1枚分の画像情

4 画素の信号を加算して読み出す場合の動作タイミング チャートである。垂直方向の画素の信号の加算は、図2 6の場合と同じである。すなわち、先ず期間 t A' (1) で、隣合う2本の垂直選択線XS(1)(2)を 垂直選択回路43により選択し、これらに接続された複 数の画素P3からそれぞれに対応する垂直信号線SLに 信号を読み出す。その後、期間 t B'(1)で、隣合う 2本の水平選択線YS(1)(2)を水平選択回路53 により選択し、2本の垂直信号線SL(1)(2)に読 み出された信号を加算して、水平信号線OLに読み出 す。次に、別の組み合わせの隣合う2本の水平選択線Y S(2)(3)を選択し、同じようにして2本の垂直信 号線SL(2)(3)に読み出された信号を加算して、 水平信号線OLに読み出す。このような動作を繰り返し 行う。その後、リセット信号RSLを高電位にすること により、垂直信号線SLをリセット電位VRSにリセッ トする。次に、期間 t A′ (2) で、別の組み合わせの 隣合う2本の垂直選択線XS(2)(3)を選択し、こ れらに接続された複数の画案P3よりそれぞれに対応す る垂直信号線SLに信号を加算して読み出す。また、リ セット選択線RS(1)を垂直選択回路43により選択 し、垂直選択線XS(1)に接続された画案内のフォト ダイオードの電位をリセットする。次に、期間 t B'

【**0032】図31は、図29において、2×2構成の** 

(2)で、水平選択線YSを選択することにより、信号を水平信号線OLに読み出す。このような動作を繰り返すことにより、1枚分の画像情報を得ることができる。このように、加算して読み出す画素を、垂直方向と水平方向に1個ずつずらすことにより、垂直方向と水平方向の解像度を劣化させずに、画素の信号を加算することができるとともに、大きな信号量を得ることが可能となる。この例では、(垂直)2×(水平)2の4画素を加算して読み出す場合を述べたが、垂直選択回路43と水平選択回路53により同時に選択する垂直選択線XSと水平選択線YSの数を変えることにより、加算する画素数と垂直数×水平数の構成を任意に設定することができる。

【0033】図32は、本発明の第7の実施例を示す固 体撮像装置の加算画素の組み合わせの図である。第 1 ~ 第6の実施例では、モノクロ固体撮像装置であるか、ま たは赤、青、緑色をプリズムで分離する三板式ないし二 板式カラー固体撮像装置を考慮した場合を説明してき た。一方、単板方式では、図32に示すように、1枚の 固体撮像素子上で、ホワイト、グリーン、シァン、イェ ロウの各色フィルタをそれぞれマトリクス状に配置する 方式であって、上記各方式とは画素の配置が異なってい る。以下、固体撮像素子を1枚使用する単板方式のカラ -固体撮像素子に、本発明を適用した場合について詳述 する。単板方式の固体撮像素子では、上述のように、素 子上に色フィルタが形成され、各画素はそれぞれ色フィ ルタに対応した色の信号を蓄積する。例えば、図32の ように、W(全色透過)、G(グリーン)、Cy(シァ ン)、Y(イェロウ)の4色の色フィルタが素子上にモ ザイク状に配列されている。そこで、この単板方式の固 体撮像素子において、各画素の信号を独立に読み出した 場合には、モノクロ固体撮像素子と同じように動作させ ることが可能であり、各画素からそれぞれの色フィルタ に対応した色の信号を読み出すことができる。従って、 固体撮像素子が有する解像度を得ることが可能である。 しかしながら、低照度での撮像の場合に、画素の信号を 加算して読み出そうとしても、隣合う画素では扱う色が 異なるため、離れた位置にある同色の信号を扱う画素ど うしの信号を加算して読み出す必要がある。例えば、図 32では、2×2の構成の4画素を加算して読み出す場 合、同じWの色フィルタが形成されている画素P(i, i+1), P (i+2, j+1), P (i, j+3), P (i + 2 , j + 3 ) の 4 画素の信号を加算して読み出

【0034】以下、本発明の他の実施例について、概説する。これまでに述べたように、本発明では、画像情報に応じて固体撮像素子の動作方法を変化させることにより、最適な画像情報を得ることに特徴がある。従って、この趣旨を超越しない範囲で、次のような拡張実施例も可能である。

1 .

(イ) これまでの実施例では、ノンインターレース方式 の撮像素子を例に説明したが、走査線を1本置き、2本 置きに走査させるインターレース方式の固体撮像素子に も、本発明を適用することが可能である。

(ロ) また、撮像対象として、動画のみならず、静止画を扱うことも可能である。一般的に静止画の方が高解像度を必要とするため、静止画を扱う場合には固体撮像素子の有する解像度を引き出せるように動作させ、動画を扱う場合には感度(信号対雑音比)を優先させるようにすればよい。

(ハ) これまでの実施例では、1画面全体で同じ動作をさせるように制御しているが、1画面をいくつかの領域に分割し、それぞれの領域で最適な動作を行わせることも可能である。例えば、ある領域では各画素の信号を独立に読み出し、別の領域では複数の画素の信号を加算して読み出すこともできる。このような動作の応用例として、監視用カメラにおいて、非常に暗い部分と明るい部分とを1画面で撮像する場合には、暗い部分の情報を扱っている領域では複数の画素の信号を加算して読み出し、明るい部分の情報を扱っている領域では各画素の信号を独立に読み出すことにより、全体として鮮明な画像情報が得られる。

## [0035]

【発明の効果】以上説明したように、本発明によれば、 画面の全体ないし一部の画素の信号を加算して読み出す ことができるので、撮像条件または撮像対象に応じて最 適な画像情報を得ることができる。その結果、固体撮像 装置の利用範囲を拡大することが可能となる。

## [0036]

【図面の簡単な説明】

【図1】本発明の一実施例を示す固体撮像装置のブロッ ク構成図である。

【図2】従来の固体撮像装置の一例を示す構成図である。

【図3】本発明の第1の実施例を示すMOS型固体撮像 装置の構成図である。

【図4】図3におけるMOS型固体撮像装置の動作タイミングチャートである。

【図5】図3において画素の信号を加算する場合の動作 タイミングチャートである。

【図6】本発明において加算して読み出すための画素の 組み合わせの第1の例を示す図である。

【図7】本発明において加算して読み出すための画素の 組み合わせの第2の例を示す図である。

【図8】図3における選択回路の構成例を示す図である。

【図9】図8の選択回路の動作タイミングチャートである。

【図10】本発明の第2の実施例を示すMOS型撮像装置の構成図である。

【図11】本発明の第3の実施例を示すCCD型撮像装 置の構成図である。

【図12】図11における垂直CCDの動作タイミング チャートである。

【図13】図11における垂直CCDの動作を説明する図である。

【図14】図11における垂直CCDの加算する場合の 動作タイミングチャートである。

【図15】図11における垂直CCDの加算する場合の 動作を説明する図である。

【図16】図11における水平CCDおよび信号検出回路の断面構造図である。

【図17】図16の水平CCDおよび信号検出回路の動作タイミングチャートである。

【図18】図16の水平CCDおよび信号検出回路の動作を説明する図である。

【図19】図16の水平CCDおよび信号検出回路の加算する場合の動作タイミングチャートである。

【図20】図16の水平CCDおよび信号検出回路の加算する場合の動作を説明する図である。

【図21】本発明の第4の実施例を示すCCD型撮像装 置の構成図である。

\_ 【図22】図21における垂直CCDの動作タイミング チャートである。

【図23】図21における垂直CCDの動作を説明する図である。

【図24】図21における垂直CCDの加算する場合の 動作タイミングチャートである。

【図25】図21における垂直CCDの加算する場合の 動作を説明する図である。

【図26】本発明の第5の実施例を示す増幅型撮像装置の構成図である。

【図27】図26における増幅型撮像素子の動作タイミ ングチャートである。

【図28】図26における増幅型撮像素子の加算する場合の動作タイミングチャートである。

【図29】本発明の第6の実施例を示す増幅型撮像装置 の構成図である。

【図30】図29における増幅型撮像素子の動作タイミングチャートである。

【図31】図29における増幅型撮像素子の加算する場合の動作タイミングチャートである。

【図32】本発明の第7の実施例を示す単板方式固体撮像装置の加算画素の組み合わせを示す図である。

#### 【符号の説明】

- 1 固体撮像素子
- 2, 21, 22, 23 増幅器
- 3 制御手段
- 6 モード判定回路
- 11,12 固体撮像素子

41,43 垂直選択回路 51,53 水平選択回路

30, 31, 33 タイミング発生回路

105~108 水平CCDのゲート電極

100 n型基板

101,102 埋め込み型電荷転送チャネルを形成す

るp(n)型不純物層

109 読み出し用ゲート電極

110,103 リセットゲートを構成するゲート電

極、ドレイン電極

VO 出力信号

SF ソースフォロワ回路


RD リセット電位

RG リセットゲート信号

[図1]

[図4]

[図5]




[図6]

# 加算画素の組み合わせ

【図7】

## 加算画素の組み合わせ




P	P	P	P
(i, j+3)	(i+1, j+3)	(i+2, j+3)	(i+3, j+3)
P	P	P	P
(i, j+2)	(i+1, j+2)	(i+2, j+2)	(i+3, j+2)
p	P	P	P
(i, j+1)	(i+1, j+1)	(i+2, j+1)	(i+3, j+1)
<u> </u>			

【図2】

従来例を示す撮像装置の構成図


[図8]


# 選択回路の構成例を示す図



【図9】

## 選択回路の動作タイミング図







【図12】

【図14】


垂直CCDの動作タイミング図






【図3】

# 本発明の一実施例を示すMOS型撮像装置 の構成図




【図22】

# 垂直CCDの動作タイミング図




[図19]

水平CCD及び信号検出回路の動作タイミング図



【図23】


垂直CCDの動作説明図





【図10】

[図18]


水平CCD及び信号検出回路の動作説明図








【図11】 本発明の一実施例を示すCCD型撮像装置 の構成図




【図13】

# 垂直CCDの動作説明図




[図15]

### 垂直CCDの動作説明図




[図16]

# 水平CCD及び個号検出回路の構成例




【図17】

## 水平CCD及び信号検出回路の動作タイミング図




【図20】

## 水平CCD及び信号検出回路の動作説明図




【図25】

### 垂直CCDの動作説明図




【図24】

## 垂直CCDの動作タイミング図




【図27】

## 増幅型操像案子の動作タイミング図




【図28】


## 増幅型操像案子の動作タイミング図



【図21】 本発明の一実施例を示すCCD型撮像装置 の構成図




[図26] 本発明の一実施例を示す増幅型撮像装置の 構成図




【図29】

# 本発明の一実施例を示す増幅型撮像装置の 構成図




### 【図30】

# 増幅型操像業子の動作タイミング図



[図31]

### 増幅型操像業子の動作タイミング図



【図32】 加算画素の組み合わせ

•									
	(w)	(G)	(w)	(G)					
	P	Р	P	P					
(i, j+3)		(i+1, j+3)	(i+1, j+3) (i+2, j+3)						
-	L								
	(Cy)	(Y)	(Cy)	(Y)					
	Р	P	P	P					
	(i, j+2)	(i+1, j+2)	(i+2, j+2)	(i+3, j+2)					
-fi		]							
	(w)	(G)	(w)	(G)					
	Р	P	P	IP I					
	(i, j+1)	(i+1, j+1)	(i+2, j+1)	(i+3, j+1)					
-1	<i>(</i> 2)			· — — — — — — — — — — — — — — — — — — —					
1	(Cy)	(Y)	(Cy)	(Y)					
	Р	P	IP I	P					
- 1	(i, j)	(i+1, i)	(i+2, j)	(i+3, j)					